SU1278873A1 - Устройство дл сопр жени каналов св зи с ЭВМ - Google Patents

Устройство дл сопр жени каналов св зи с ЭВМ Download PDF

Info

Publication number
SU1278873A1
SU1278873A1 SU853902358A SU3902358A SU1278873A1 SU 1278873 A1 SU1278873 A1 SU 1278873A1 SU 853902358 A SU853902358 A SU 853902358A SU 3902358 A SU3902358 A SU 3902358A SU 1278873 A1 SU1278873 A1 SU 1278873A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
message
memory
Prior art date
Application number
SU853902358A
Other languages
English (en)
Inventor
Владимир Николаевич Горбиков
Валерий Иванович Финаев
Олег Михайлович Фабрикант
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU853902358A priority Critical patent/SU1278873A1/ru
Application granted granted Critical
Publication of SU1278873A1 publication Critical patent/SU1278873A1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

) Изобретение относитс  к области вычислительной техники и может быть использовано дл  сопр жени  каналов св зи, оканчивающихс  аппаратурой передачи данных, с ЭВМ центра коммутации сообщений. Целью изобретени   вл етс  расширение класса решаемых задач путем обеспечени  ввода в ЭВМ сообщений в пор дке, определ емом их приоритетами. Цель достигаетс  тем, что в устройство, содержащее блок коммутации, блок пам ти выходных сообщений, дешифратор и два элемента ИЛИ, введены группа блоков пам ти входного сообщени , группа блоков пам ти выходных сообщений , группа блоков анализа выходноi го сообщени , блок элементов РШИ и элемент задержки. 1 з.п. ф-лы : 11 ип. (Л

Description

to
00
сх
sj
00 Изобретение относитс  к вычислительной технике и может использовать с  дл  сопр жени  каналов св зи, ,оканчивающихс аппаратурой передачи данных, с ЭВМ центра коммутации сообщений . Целью изобретени   вл етс  расширение класса решаемых задач путем обеспечени  ввода в ЭВМ сообщений в пор дке, определ емом их приоритетами . На фиг.1 представлена блок-схема устройства; на фиг.2-3 - функциональ ные блока пам ти входного сообщени  и блока анализа приоритета входного сообщени ; на фиг.А и 5 функциональна  схема блока коммутации; на фиг.6-У -функциональные схемы блока пам ти выходных сообщений, блока элементов I-lTIFi,  чеек пам ти, блока па .м ти входного сообщени  и пам ти заголовка сообщени  блока анализа приори тета входного сообщени ; на фиг.10 и 11 - функциональные схемы узла управ лени  блока коммутации и  чейки пам ти блока пам ти выходных сообщений . Устройство (фиг.1) содержит информационные входы 1, предназначенные дл  побайтового приема информации от аппаратуры передачи данных (АПД)5 блоки 2 пам ти входного сообщени , блоки 3 анализа приоритета входного сообщени , входы 4 синхронизации устройства, предназначенные дл  подачи сигналов синхронизации от АПД при побайтовой записи по входам I, блок 5 коммутации, выходы 6 готовности устройства, предназначенные дл  подачи к АПД сигнала готовности к передаче, блоки 7 пам ти выходных сообщений, элемент 8 задержки, вход 9 опроса устройства, предназначенный дл  приема сигнала опроса от ЭВМ второй и первый элементы ИЛИ 10 и П выход 12 запроса устройства, предназначенный дл  передачи к ЭВМ сигнала запроса св зи, блок 13 элементов ИЛИ информационный выход 14 устройства, дешифратор 15. Блок 2 пам ти входного сообщени  содержит (фиг.2)  чейки 16 пам ти, вход 17 чтени  блока, элемент РШИ-НЕ 18, вькод 19 сигнала свободности бло ка, узел 20 элементов ИЛИ, информационный выход 21 блока. Блок 3 анализа приоритета входных сообщений содержит (фиг.З). дегаифраторы 22 и 22 кодов начала сообщени  и конца сообщени , пам ть 23 заголовка сообщени , элем€ нт 24 задержки, первый триггер 25, элемент И 26, втог рой триггер 27, дещифратор 28 приоритета , группу выходов 29 кода приоритета . Блок 5 коммутации содержит (фиг.4 и 5) демультиплексоры 30 и 3, выходы 32 первых демультиплексоров 30, узлы 33 управлени , выходы 34 вторых демультиплексоров 31, мультиплексоры 35, выходы 36 второй группы выходов блока 5 (сигналы записи в блоки 7), выходы 37 узлов 33, элементы ИЛИ 38, выходы 39 мультиплексоров 36, элементы И 40, выход 41 генератора 42 тактовых импульсов. Блок 7 пам ти выходных сообщений содержит (фиг.6)  чейки 43 пам ти, вход 44 чтени  блока, элемент И 45, узел 46 элементов ИЛИ, информацион-ный выход 47, элементы ИЛИ 48 и 49, выход 50 сигнала зан тости, элемент ИЛИ 51, элемент 52 задержки, триггер 53, элемент И 54, выход 55 сигнала свободности пам ти, вход 56 разрешени  чтени  и вход 57 сброса блока. Блок 13 элементов ИЛИ содержит (фиг.7) элементы ИЛИ 58, число которых равно разр дности байтов информации . Ячейки 16 пам ти содержат (фиг.8) коммутаторы 59 и 60, элементы И 61 и 62, триггер 63, третий выход 64, элемент 65 задержки, элемент И 66, второй выход 67, первую группу информационных выходов 68, третий коммутатор 69, второй элемент 70 задержки , регистр 71, вторую группу информационных выходов 72 и первый выход 73. Ячейка 23 пам ти (фиг.9) содержит первый и второй коммутаторы 74 и 75, управл ющий вход 76, элемент И 77, элемент 78 задержки, триггер 79, второй выход 80, регистр 81, первую группу информационных выходов 82, первый выход 83, вторую группу информационных выходов 84. Узел 33 управлени  (фиг.10) содержит элементы И 85, элементы ИЛИ 86, элементы И 87 и 88, распределитель 89 импульсов, элементы И 90, элемент ИЛИ 91 . Ячейка 43 пам ти (фиг.II) содержит первый и второй коммутаторы 92 и 93, первый и второй элементы И 94 и 95, второй управл ющий вход 96, третий и четвертый элементы И 97 и 98, третий управл ющий вход 99, п тый элемент И 100, вход 101 сброса, первый триггер 102, первый выход 103 первый элемент 104 задержки, второй триггер 105, четвертый выход 106, второй выход 107, первую группу информационных выходов 108, третий коммутатор 109, второй элемент 110 задержки, регистр I1, третий элемен 112 задержки, третий выход 113, вторую группу информационных выходов lT4. Устройство работает следующим образом. Информаци  в устройство от отдель ных комплектов аппаратуры передачи данных (АПД) поступает в параллельном коде, например в виде байта информации , по входам I. Блоки 2 рассчитаны на хранение одного сообщени  состо щего, например из К байт. Одновременно с информацией в устройст во поступают-синхронизирующие сигналы записи по входам 4. Из каналов по ступают сообщени  следующего формата в начале сообщени  передаютс  служеб ные байты об адресе сообщени  и проча  служебна  информаци , затем передаетс  байт Начало сообщени  (НС), далее группа байтов, несущих информацию о приоритете сообщени , затем байты собственно сообщени  и в заключение байт Конец сообщени . В блоки 2 занос тс  полностью все сообщени , а в  чейки 23 блоков зано с тс  только байты, несущие информацию о приоритете сообщени . Запись байтов приорисгета в  чейки 23 пам ти каждого блока 3 производитс  только после приема и дешифрировани  дешифратором 22 байта Нача-- 45
ло сообщени  . При этом через элемент 24 задержки (фиг.З) переключаетс  в состо ние 1 триггер 25, потенциал с выхода которого разрешает прохождение сигнала записи с входа 4 через элемент И 26 на вход записи  чейки . 23 .
Следующие за байтом Начало сообщени  байты кода приоритета занос тс  в соответствующие  чейки 23, после чего на выходе 80 (фиг;9) последней  чейки 23 по вл етс  сигнал, который запрещает прохождение сигнала записи через элемент И 26. После пришает прохождение сигналов через элементы И 90 и прохождение тактовых сигналов через элемент И 87 на выход 36. Эти сигналы  вл ютс  сигналами записи дл  соответствующего блока 7, собирающего сообщени  данного приоритета .
Сигналы выходов 37 узла 33 несут информацию о номере блока 2, с которого в дальнейшем переписываетс  информаци  в блок 7 через мультиплексор 35.

Claims (2)

  1. Эти же сигналы через соответствующий элемент ИЛИ 38 поступают на вход ема последнего байта сообщени  - байта Конец сообщени  и дешифровани  этого байта дешифратором 22, переключаетс  в состо ние I триггер 27 (фиг.З), на выходе которого формируетс  сигнал запроса на выход 6. Дешифрирование номера приоритета производитс  дешифратором 28. При этом на одном из его выходов 29 по вл етс  сигнал, соответствующий номеру приоритета сообщени ,хран щегос  в данном блоке 2. В блоке 5 сигнал приоритета, поступающий по одной из линий входа 29, разрешает прохождение на соответствующий выход демультиплексора 30 (фиг.4 и 5) сигнала запроса, поступающего от блока 3 по входу 6, а через демультиплексор 31 - прохождение информационных сигналов, поступающих от блока 2 по входу 21. Таким образом, на входы каждого узла 33 поступают сигналы запроса р наличии .сообщений одного приоритета, которые получены от разных АПД, а на входы 34 каждого мультиплексора 35 информационные сигналы сообщений одного приоритета. В узле.33 при получении сигнала : запроса (фиг.10) по одному или нескольким лини м входа 32 через элемент ИЛИ 86 разрешаетс  прохождение сигналов генератора 42 по тактовому входу 41 через элемент И 87 на распределитель 89, Сигналы на выходах распределител  89 возникают последовательно во времени. При совпадении сигнала запроса на линии входа 32 с соответствующим сигналом распределител  89 во времени на выходе одного из элементов И 85 по вл етс  сигнал, который через элемент ИЛИ 91 запрещает прохождение тактовых сигналов через элемент И 87, разреэлемента И 40, разреша  прохождение сигналов т-енератора 42 на вьгход 17 блока 5, которые  вл ютс  сигналами чтени  (опроса) соответствующего блока 2. По этим сигналам в блоке 2 через узел элементов ИЛИ 20 (фиг.2) по выходу 21 выдаетс  последовательно содержимое  чеек 16 блока 2, После освобождени  всех  чеек пам ти блока 2 на выходе элемента ИЛИ-НЕ 18 по вл етс  сигнал, по которому производитс  сброс  чеек 23 и триггеров 25 и 27 блока 3 (фиг.З). Отсутствие сигнала на выходе 6  вл етс  сигналом готовности блока 2 к приему нового сообщени  от А11Д. Одновременно со считыванием информации с  чеек 16 блока 2 происходит ее запись через демультиплексор 31 и мультиплексор 35 блока 5 последовательно в  чейки 43 одного из блоков 7. Объем каждого из блоков 7 рассчитан на несколько сообщений, которые могут поступить по одному и тому же или разным каналам св зи. Сообщени  записываютс  в этот блок в пор дке их поступлени  у образу  очередь. Считывание информации из  чеек 43 (фиг.6) блоков 7 производитс  по сиг налам опроса, поступающим от ЭВМ по входу 9 устройства. Сигналы опроса могут поступать только при наличии сигнала запроса на выходе 12 устройства , который возникает, если по вл етс  сигнал запроса на выходах 50 одного или нескольких блоков 7. Опрос блоков 7 производитс  пооч редно, в соответствии с номером приоритета . Сообщение считываетс  полностью, даже если в процессе считьшани  сообщени  из некоторого блока 7 по вл етс  сигнал запроса от другого блок 7, имеющего более высокий приоритет Формула изо бретени 1. Устройство дл  сопр жени  каналов св зи с ЭВМ, содержащее блок коммутации, первый блок пам ти выхо ных сообщений, дешифратор и два эле мента ИЛИ, отличающеес  тем, что. с целью расширени  класса решаемых задач, в него введены mбло ков пам ти входного сообщени , груп па блоков анализа приоритета входного сообщени , n-J блоков пам ти выходных сообщений, блок элементов ИЛИ и элемент задержки, причем информационные входы i-x () блока пам ти входного сообщени  и блока анализа приоритета входного сообщени  подключены к информационному выходу i-ro канала св зи, синхронизирующий выход и вход готовности которого подключены соответственно к входу записи i-ro блока пам ти входного сообщени  и синхровходу i-ro блока анализа приоритета входного сообщени  и к выходу готовности i-ro блока анализа входного сообщени , входом сброса соединенного с выходом признака обнулени  1-го блока пам ти входного сообщени , а группой выходов кода приоритета - с i-й группой адресных входов блока коммутации, информационный выХод i-ro блока пам ти входного сообщени  и выход готовности i-ro блока анализа приоритета входного сообщени  подключены к i-му информационному входу блока коммутации, вход чтени  i-ro блока пам ти входного сообщени  соединен с i-м выходом первой группы блока коммутации, j-й выход второй группы которого (, w) соединен с информационным входом и входом записи j-ro блока пам ти выходного сообщени , информационный выход и выход сигнала зан тости которого подключены соответственно к j-м входам блока элементов ИЛИ и первого г элемента ИЛИ, выходы которых подключены соответственно к информационному входу и входу запроса ЭВМ, вход разрешени  чтени  j-ro блока пам ти выходных сообщений соединен с выходом признака обнулени  (j-l)-ro блока пам ти выходных сообщений, а вход сброса - через элемент задержки с выходом второго элементе ИЛИ, первый вход Которого соединен через дешифратор с информационным выходом блока элементов ИЛИ,, а второй вход - с выходом признака обнулени  п-го блока пам ти выходных сообщений, входы чтени  блоков пам ти выходных сообщений и вход разрешени  чтени  первого блока пам ти выходных сообщений соединены с выходом сигнала опроса ЭВМ.
  2. 2. Устройство по п. 1, о т л и чающеес  тем, что каждый блок анализа приоритета входного сообщени  содержит пам ть заголовка сообщени , информационным выходом соединеннуго с входом дешифратора приоритета, выход которого  вл етс  выходом кода приоритета блока, два триггера, дешифратор кода начала сообщени , дешифратор кода конца сообщени , элемент И и элемент задержки, причем вход сброса пам ти заголовка сообщени  соединен с входом сброса блрка и входами установки первого и второго триггеров, а информационный вход и вход записи соответственно с ин:формационным входом блока и выходом элемента И, первый, пр мой и ннверсныи входы которого соединены соответственно с синхровходом блока и выходом зан тости пам ти заголовка сообщени , а второй пр мой вход - с выходом первого триггера, входом сброса подключенного через элемент задержки к выходу дешифратора кода начала сообщени , вход-которого соединен с информационным входом блока и через дещифратор кода конца сообщени  с входом сброса второго триггера , выход которого  вл етс  выходом готовности блока.
    19
    21
    m L
    I 6i I
    /k t
    I (I
    7 Ч 77 фуг. 2
    23, 5 5
    Фиг.З
    Фыг.
    $f 39 36 if
    50 5S
    00 57 56
    Фаг.б
    /A.
    2
    ft
    Фиг.
    67 6 7J
    Фиг.8
    36
    1 I 83
    TFT
    I gg I I g5; I gSrlv.fy
    JZ, Jf/--
    «/
    J7
    37„
    ..
    5ff, I |5(7г{-|да/п
    LB
    /ГФ1
    «/& /0
    Фиг.П
SU853902358A 1985-04-24 1985-04-24 Устройство дл сопр жени каналов св зи с ЭВМ SU1278873A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853902358A SU1278873A1 (ru) 1985-04-24 1985-04-24 Устройство дл сопр жени каналов св зи с ЭВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853902358A SU1278873A1 (ru) 1985-04-24 1985-04-24 Устройство дл сопр жени каналов св зи с ЭВМ

Publications (1)

Publication Number Publication Date
SU1278873A1 true SU1278873A1 (ru) 1986-12-23

Family

ID=21179697

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853902358A SU1278873A1 (ru) 1985-04-24 1985-04-24 Устройство дл сопр жени каналов св зи с ЭВМ

Country Status (1)

Country Link
SU (1) SU1278873A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 568049, кл. G 06 F 3/04, 1975. Авторское свидетельство СССР № 1200271, кл. G 06 F 3/00, 1984. *

Similar Documents

Publication Publication Date Title
JP2679028B2 (ja) データ受信装置
US4377859A (en) Time slot interchanger and control processor apparatus for use in a telephone switching network
US4733390A (en) Data transmission system
KR880001123A (ko) 회로 스위치 정보 및 패킷 정보 송수신 장치 및 송수신 방법
JPH02156750A (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
WO1985003827A1 (en) Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network
JPS60501681A (ja) 時分割交換システム用制御情報通信装置
EP0202205B1 (en) Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information
JP2889027B2 (ja) 時分割スイッチ及びかかるスイッチを構成する接続モジュール
SU1278873A1 (ru) Устройство дл сопр жени каналов св зи с ЭВМ
US5164940A (en) Modular communication system with allocatable bandwidth
US3997874A (en) Time divided switching and concentration apparatus
JPH04215346A (ja) 非同期時分割多重伝送装置
US4092497A (en) Connection network for PCM TDM automatic telephone exchange equipment
KR830008576A (ko) 모듀울 전송통신을 위한 인터페이스 장치
JPH0618373B2 (ja) データ伝送方法及び装置
SU1160422A1 (ru) Устройство дл сопр жени каналов ввода-вывода с абонентом
US4730309A (en) Data transmission station
SU1160421A1 (ru) Устройство дл сопр жени цифровой вычислительной машины с каналами св зи
RU1798790C (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
SU924694A1 (ru) Устройство св зи дл вычислительной системы
SU1751770A1 (ru) Демультиплексор информационного канала дл адаптера последовательного интерфейса
SU1462336A1 (ru) Устройство дл сопр жени ЭВМ с общей магистралью
SU1437870A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1564622A1 (ru) Многоканальное устройство дл подключени источников информации к общей магистрали