SU642701A1 - Устройство дл сопр жени электронной вычислительной машины с абонентами - Google Patents
Устройство дл сопр жени электронной вычислительной машины с абонентамиInfo
- Publication number
- SU642701A1 SU642701A1 SU762347668A SU2347668A SU642701A1 SU 642701 A1 SU642701 A1 SU 642701A1 SU 762347668 A SU762347668 A SU 762347668A SU 2347668 A SU2347668 A SU 2347668A SU 642701 A1 SU642701 A1 SU 642701A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- data
- address
- register
- node
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Description
м входами регистра адреса и регистра данных, третий вход регистра данных соединен с 1ретьим входом регистра адреса и вторым входом узла синхронизации, третий вход узла синхронизации со@дш1ен с вторым выходом дешифратора сигна ов управлени , первый вход которого соединен с третьим входом деишфратора адреса, второй выход дешифратора адреса соединен с першым входом узла управлени обменом, второй вход которого соединен с третьим выходом узла синхроииэацш , третий вход узла управлени обменом соединен с вторым вьсходом регистра адреса, четвертым входом соединенного с третыш выходом дешифратора адреса,, четвертый вход дешифратора адреса соединен с четвертым выходом узла синхронизации, соединенного двусторонними св з ми с шифратором сигналов управлени 2. Это устройство не позвол ет транслировать сигналы сопр жени ввода-вывода ЭВМ типа общей шины, в том числе передачу приоритетов запросов от периферийных устройств, оптимизировать в зависимости от вида информации форматы передаваемой посылки, использовать одинаковые схемы дл передачи информации, а также обеспечивать необходимую степень совмещени процедур обмена данными между ЭВМ и периферийными устройствами.
Цель изобретени - повышение скорости обмена информацией ЭВМ с абонентами. В описываемом устройстве зто достигаетс тем, что в него дополнительно введены шифратор данных, дешифратор данных, регистр сдвига, коммутатор, узел задани форматов, первый выход которого соед 1ен с четвертым входом узла управлени обменом , а вход - с первым выходом коммутатора и с первым входам дешифратора сигналов управлени , второй выход узла задани форматов соединен с вторыми входами дешифратора сигналов управлени и шифратора сигналов управлени , выход шифратора сигналов управлени соединен с первым входом регистра сдвига, второй вход которого соединен с третьим выходом узла задани форматов, первый выход регистра сдвига соединен с третьим входом дешифратора сигналов управлени , второй - с первым входом коммутатора, вторые вход и выход которого соединены соответственно с выходом и входом первого узла св зи, третий выход - с третьим входом шифратора сигналов управлени , четвертый выход - с третьим входом регистра сдвига, первый вход шифратора данных соединен с первым выходом узла управлени обменом, второй выход которого соединен с первым входом дешифратора данных, второй вход дешифратора данных соединен с выходом регистра приема, а выход - с третьим входом регистра данных, выход шифратора данных соединен с входом регистра передачи, второй вход - с третьим
ВЫХОДОМ решстра адреса, третий вход - с вторым выходом регистра данных.
На фиг. 1 представлена блок-схема описываемого устройства; на фиг. 2 - схема соединени устройства с ЭВМ и с абонентами.
Устройство содержит второй узел 1 св зи, шифратор 2 сигналов управлени , узел 3 синхронизаиЕки , дешифратор 4 , регистр 5 адреса, регистр 6 данных, дешифратор 7 сигналов управлени , pej-истр 8 сдвига, узел 9 управлени обменом , шифратор 10 данных, дешифратор 11 данных , коммутатор 12, узел 13 задани форматов, регистр 14 передачи, регистр 15 приема, первый узел 16 св зи, блоки 17 и 18 приема-передачи, блок 19 управлени обшей шиной ЭВМ, общую шину 20 ЭВМ, блок 21 управлени общей шиной абонентов, общую шину 22 абонентов и канал 23 св зи.
Абоненты св зываютс с устройствами ЭВМ (процессором, оперативной пам тью н др.) с помощью следующих основных типов операций: захвата цшны, прерывани программы и передачи данных.
Операции передачи данных осуществл ютс относительно задающего устройства (задатчика); ввод данных (чтение) вьшолн етс всегда от исполнител к задатчику, а выход данных (запись ) - от задатчика к исполнителю.
ОЛраци захвата шины служит дл подготовки к передаче управлени обшей шиной 20 от текущего абонента к очередному и происходит следующим образом. Шифратор шгналов управлени блока 18 приема-передачи с помощью коммутатора 12, настраиваетс на щифрапнк сигналов запроса, шифратор 2 сигналов управлени блока 17 приема-передачи - на шифрацию сигналов управлени от общей щины 20, дешифратор 7 сигналов управлени блока 18 приема-передачи на дешифрацию сигналов управлени , а дешифратор 7 сигналов управлени блока 17 приема-передачи - на дешифрацию сигналов запроса. Запрашивающее устройство абонента выставл ет сигнал запроса по соответствующей линии общей шины 22, который поступает в блок 21. При зтом одновременно может быть выставлено несколько запросов произвольного приоритета от разных абонентов. В блоке 21 анализируетс ,осуществл етс ли абонентом в текущий момент времени операци захвата шины 22. Если она осуществл етс , то запросы в блок 21 не принимаютс , если же нет, - то запросы поступают в блок 21. В блоке 21 вьщел етс наиболее приоритетный запрос , который передаетс в шифратор сигналов управлени блока 18. В шифраторе 2 осуществл етс его ишфраци в соответствующий трехразр дный двоичный код (например, дл запросов п ти уровней приоритета): 001-запрос 1-го урювн приоритета; 010 -запрос 2-го уровн приS64
сритета; Oil - запрос 3-го уровн приоритета; 100- запрос 4-го уровн приоритета; 101запрос 5-го уровн приоритета. Сформированный запрос (например, S П,, i г J 5) поступает затем из шифратора 2 в регис1р сдвига, в нем осуществл етс преобразование параллельного кода запроса в последовательный код, которым через коммутатор 12 поступаег на второй узел св зи 1. Одновременно с поразр дной передачей кода запроса регистр сдвига 18 формирует oiHхроимпульсы сопровождени , передающиес через коммутатор 12 на первый узел 16 св зи. С выхода второго узла I с зи блока iS запрос в последовательном коде поступает через канал 23 св зи на первый узел 16 св зи блока 17, в котором осущесгел ютс дальнейшие onepaujiH. Через канал 23 св зи на вход первого узла 16 поступают синхроимпульсы сопровожден запросов . С выхода второго узла 1 св зи сигналы запроса и сиихроннзаиии поступают через коммутатор 12 на регистр 8 сдвига, с помощью которого осуществл етс преобразование последсшательного кода запроса в параллельный код. Затем код запроса передаетс в дешифратор 7 ао-налов управлени , где осуществл етс дешифраци параллельного кода запроса и форьшрование запрсь са соответствующего уровн приоритета (ЗЯ i 1-5).
После осушептвлени операц ш захват общей шиной запраилшающее устр(жство подготавливаетс к вшюлнению операции прерывани . В процессе передачи запроса из блока 18 в блок 7 запрашивающее устройство осуществл ет операцию прерывани на общей шине 22. В результате ее выполнени в узле синхронизаши блока 18 запоминаетс признак прерывани , а в решстре данных 6 - адрес вектсфа прерывани , переда ,ваемый из устройства через второй узел св за I. Признак прерывани затем поступает в шифратор 2 сигналов управлени , а адрес вектора прерывани - в идафратор 10 данных. В шифраторе 2 осуществл етс шифраци сигнала прерывани в трехразр дный двоичный код (например, дл рассматриваемого уровн 110). Из шифратоpa 2 шифрованный признак прерьшани передаетс в регистр 8 сдвига, из которого он в последовательном коде поступает с синхроимпульсами сопровождени через коммутатор 12 и первый узел 16 св зи и канал 23 св зи в блок 17 приема-передачи. В шифраторе 10 выполн етс шифраци признака адреса вектора в трехразр дный двоичный код и формирование в параллельном коде посылю адреса вектора прерывани , формат которой: (0-2) разр ды - признак адреса вектора прерывани , (3-10) разр ды - адрес вектора прерьшани . Из шифратора 10 сформированна посылка поступает в регистр 14 передачи, где осуществл етс 1)еобразование иараллельноto кода посылки в последовательный код и его передача вместе с синхр жмпульсами сопровождени через первый узел 16 св зи и канал 23 св зи в блок 17 приема-передачи. В блоке 17 с помощью узлов 16, 12 и 18 осуществл ютс прием и восстановленне признака прерывани -и его запоминание в узле шнхронизацин 3, а с помощью узлов 16, IS и 11 осуществл ютс прием и восстановлею1е в параллельном коде адреса вектора прерьюан н его 3anoNeiHaHHe в регистре 6.
Таким образом, в узле синхронизации блока 17 имеетс запрос передачи соответствующего прио{ 1тета и признак прерывани , в регистре данных 6 - адрес вектора прерывани .
Блок 17 осуществл ет сначала посредством узла 3 операцшо захвата общей шины ЭВМ, а затем операцию прерывани , в результате которой передает в процессор через блок 19 а/фес вектора прерывани из регастра 6 от абонента.
В результате выполнеш прерывани процесс ф организует процедуру (Лмена данными с запрашиваемым абонентом, котора происходат следуюи01м образом. Процессор с помощью блока 19 становитс текущим задагадком, устанавл}тает на общей шине 20 код операции и адрес регистра абона1та и посылает синхросигнал сопровождени . Этот сигнал и код операции поступают в узел 3 синхронизаоди блока 17, а адрес на первый и второй входы соответственно регистра 5 адреса и деишфрагора 4 адреса. По сигналу разрешени из узла синхронизации 3 в дешифраторе 4 осуществл етс дешифраци адреса. В случае его (хютветствй регистров абонентов осуществл етс пртем адреса в регастр 6 данных.
При onepauiiH записи в зависимости от кода операшш происхогщт прием в регистр 6 либо слова, либо старшего или младд1его байта данных.
Операци записи на общей шине ЭВМ завершаетс с помоца ю блоков 17 и 19, после чего блок 19 берет управление общей шиной 20. После приема адреса при операщш записи осуществл етс така последовательность действий. В шифраторе с помощью узла 9 управлени обменом производ тс цшфраци признака адреса в трехразр дный двоичный код, ф()p fflpoвaниe кода посылки адреса, поступающего в шифратор 10 из регистра 5 адреса. Сформированный код посылки адреса передаетс в регистр 14 передачи. В нем осуществл ютс преобразование параллельного кода посылки в последовательный и его передача в блок 18 вместе с синхроимпульсалад сопровождени через первый узел 16 св зи и канал 23 св зи.
При использовании дл передачи а;фесов и данньис из блока 17 в блок 12 одной информаШ1ОННОЙ линии, после передачи посылки адреса в блок 18, в шифраторе 10 с (юмошьш б.-ш ка 9 управлени обменом осу1иествл е с inn(|ipaци признака передаваемых данных в трехразр дный двоичный код. Двоичное число, записываемое, например, с помощью трех разр дов и используемое в процедуре обмена данными, обозначает: О - не используютс , 1- признак адреса; 2 - признак слова данных записи; 3- признак старшего байта данных записи; 4 - признак младшего байта записи; .5 - признак чтени слова данных; 6 - признак чтени старшего байта данных; 7 - признак чтени младшего байта данных. После пересылки адресной посылки из блока 1 аналогично осуществл етс передача посылки данньк в блок 18. В блоке 18 с помощью регистра 15 приема производитс перевод посылок адреса и данных в параллельный код, который поступает в дешифратор 11 дшшых. В нем осуществл етс декодирование признаков посылок . Затем адреса и данные из дешифратора 11 запоминаютс соответственно в регистрах 5 к 6. В узел синхронизации 3 из дешифратора 11 поступает кодированный двухразр дный код операции. Узел 16 блока 18 осуществл ет операцию захвата общей шины и затем берет управление общей шиной 22. В случае операции записи данные передаютс из регистра 6 через первьш узел св зи 1 адресуемому абоненту. При операции чтени данные считьшаютс от абонента и через второй узел св зи 1 поступают в регистр 6, после чего блок 12 завершает операцию чтени на общей шине 22. В шифраторе осуществл етс затем формирование кода посылки данных и с помощью регистра 14 передачи ее передача из блока 18 в блок 17. В блоке 17с помощью регистра 15 приема и дешифратора 11 осуществл етс формирование данных и запоминание их в регистре 6. Таким образом, при операции чтени из блока 17в блок 18 сначала передаетс код операции и адрес, по которому в зависимости от кода операции читаютс дангпые соответствующего формата из регистра абонента. Считанные данные передаютс затем в блок 17. Он посылает прин тые данные в процессор и завершает на общей шине операцию чтени . Блок 19 берет управление обшей шиной и на этом заканчиваетс выполнение операции чтени . Процедура обмена данными между оперативной пам тью ЭВМ и абонентом удаленной периферийной системы в режиме пр мого доступа, при котором абонент (а не процессор) вл етс задатчиком, а оперативна пам ть испол1штелем, отличаетс алгоритмом обмена. При этом код операции, адреса и данные (при операции записи) передаютс от абонента в оперативную пам ть и ЭВМ следующим образом. Абонент периферийной системы с помощью блока 21 осуществл ет операцию захвата общей шины 22. Задатчик выстав6 18 л ет на линии общей щины 22 разр да адреса код операции, сигналы управлени и синх(юнизацин, признак зан тости обшей шины и в случае операции записи соответствующие данные. Сигнал синхронизадаи поступает в блоке 1 на узел 3 стнхронизации , адрес - в регистр 5 адреса и на дешифратор 4 адреса. По сигналу из узла синхронизащш 3 осуществл етс дешифраци адреса в децшфраторе 4. В случае его несоответстви адресам регистров абонентов осуществл етс его прием в регистр 5. При оперзшш записи по сигналам узла 3 в зависимости от кода операции осуществл етс прием в регистр 6 блока 18 либо слова, либо старшего или младшего байта данных. Кроме того, эти сигналы передаютс из узла 3 в узел 9 управлени обменом. Затем в блоке 18 осуществл етс така последовательность действий. В шифраторе 10 управлением узла 9 производатс ишфрацн признака адреса в трехразр дный двоичный код, а затем форм1 роваш1е кода посылки адреса. Код посылка признака адреса и адреса поступают в регистр 14 передачи, где осуществл етс их преобразование в последовательный код, передаваемьи вместе с с нхроимпульсалш сопрово одени через первый узел 16 св зи и канал 23 св зи в блок 17. При использованик дл перетчк информации из блока tS в блок 3 7 одной информационной линии, после передачи адреса в блок 17, в шифраторе 10 и блоке 4 осуществл етс шифраци признака передаваемых данных и cajkfflx данных s код посылки данных. После передачи в блок J7 адресной посылки из блока 18 осуществл етс передача Посылки данных. В блоке 17с помо1ш ю регистра 15 посылки адреса данные перевод тс в параллельный код, поступающий в дешифратор 11. В нем декодируютс признаки посылок. Затем адрес и данные занос тс соответственно в регистр 5 и дешифратор 4, а в узел 3 из дешифратора 11 поступает кодированный двухразр дный код операции . После этого блок 17 с помощью узла 3, дешифратора 2 и дешифратора 7 и регистра 8 сдвига осуществл ет формирование закодированного признака окончани приема посылки и его передачу вместе с синхросигналами сопровождени в блок 18. В блоке 18 эти сигналы через коммутатор 12 поступают на регистр 8, в котором осуществл етс перевод посылки в параллельный двоичный код {III). Последний передаетс в дешифратор 7, где осуществл етс его дешифраци , после чего сформированный сигнал управлени посылаетс в узел 3. При операции записи узел 3 через первый узел 16 и канал 23 передает в блок 21 сигнал разрешени осуществлени на общей шине операции в режиме пр мого доступа в пам ть ЭВМ. Одновременно блок 17 осуществл ет операЩ1Ю захвата общей шины 20 и затем берет управление ее работой, станов сь текущим задатчиком. После этого на линии общей шины 20 из регистра 5 выдаетс адрес; из регистра данных 6 - данные (при операции записи), из узла 3 - код операции и синхроимпульс сопровождею1 . После осуществлени цикла передачи данных в оперативную пам ть ЭВМ (или в регистр устройства ЭВМ) завершаетс операци на общей шине 20, и блок 17 перестает быть задатчиком.
Следовательно, описываемое устройство осуществл ет передачу сигналов общей шины в последовательном коде к удал емым абонентам с сохранением функциональных характеристик общей шины. При этом за счет примен емой в устройстве системы кодировани и формировани управл ющих и информационных посылок обеспечиваютс рациональные, процедуры обмена и более высока скорость обмена, по сравнению с известным устройством. Посредством использовани буферных регистров и схемы управлени достигаетс совмещение операций передачи данных между блоками приема-передачи, общими шинами ЭВМ и абонентами, что увеличивает быстродействие устройства; кроме того, в результате использовани в блоках приема-передачи устройства одинаковых схем обмена возрастает коэффициент уннфикащш устройства, повышаетс технологичность устройства и сокращаетс количество его запасного эксплуатационного оборудовани , а посредством введени дополнитель{&1х схем, осуществл ющих передачу 1шформавдш, между блоками св зи через одну, две и большее число информацио(гаых линий в каждом направлении обеспечиваетс необход 1мое быстродействие устройства, что расшир ет сферу,его применени .
Claims (2)
1. Патент США № 3821713, кл. 340-172.5, 1974.
2. Последовательный обмен данными между неболь 11ими ЦВМ и периферийтгми устройствами. Экспресс-ин(Ьормаци , сери Вычислительна техника, 1970, hf 35, с. Ю-12.
19
/7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762347668A SU642701A1 (ru) | 1976-04-12 | 1976-04-12 | Устройство дл сопр жени электронной вычислительной машины с абонентами |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762347668A SU642701A1 (ru) | 1976-04-12 | 1976-04-12 | Устройство дл сопр жени электронной вычислительной машины с абонентами |
Publications (1)
Publication Number | Publication Date |
---|---|
SU642701A1 true SU642701A1 (ru) | 1979-01-15 |
Family
ID=20656905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762347668A SU642701A1 (ru) | 1976-04-12 | 1976-04-12 | Устройство дл сопр жени электронной вычислительной машины с абонентами |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU642701A1 (ru) |
-
1976
- 1976-04-12 SU SU762347668A patent/SU642701A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4942515A (en) | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame | |
US5958024A (en) | System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver | |
US4396995A (en) | Adapter for interfacing between two buses | |
EP1011041B1 (en) | Data transfer apparatus, data transfer system and recording medium | |
SU642701A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с абонентами | |
JPH1040215A (ja) | Pciバス・システム | |
JPS6373289A (ja) | 暗号装置 | |
KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
JPS6363232A (ja) | 暗号化通信方式 | |
SU1211747A1 (ru) | Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе | |
JPS6212227A (ja) | 秘匿通信方式 | |
SU734661A1 (ru) | Адаптер канал-канал | |
KR100814223B1 (ko) | 트리 구조를 갖는 시스템에서 사용하기 위한 통합 어드레싱방식 | |
SU1624468A1 (ru) | Устройство дл сопр жени двух ЦВМ | |
SU1262512A1 (ru) | Устройство дл сопр жени вычислительной машины с лини ми св зи | |
SU1049895A2 (ru) | Адаптер канал-канал | |
SU918944A1 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
SU845155A1 (ru) | Устройство дл сопр жени процессораС уСТРОйСТВАМи ВВОдА-ВыВОдА | |
SU1536393A1 (ru) | Устройство дл сопр жени ЭВМ с лини ми св зи | |
SU1129602A1 (ru) | Устройство дл сопр жени процессора с устройствами ввода-вывода | |
SU1515168A1 (ru) | Устройство дл сопр жени ЭВМ с абонентом | |
SU1679497A1 (ru) | Устройство дл объема информацией между ЭВМ и периферийными устройствами | |
JPH10224402A (ja) | データ転送方法 | |
SU1608677A2 (ru) | Адаптер канал - канал | |
JPH03204254A (ja) | データ受信装置 |