SU918944A1 - Устройство дл сопр жени вычислительной машины с каналами св зи - Google Patents

Description

5) УСТРОЙСТВО дл  СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ Изобретение относитс  к вычислительной технике, в частности к устро ствам дл  сопр жени  ВМ с каналами св зи, и может быть использовано при построении систем Обмена информацией . Известны устройства дл  сопр жени  канала ВМ с абонентами, содержащие регистры, сумматоры по модулю два, дешифратор команд, блок управлени , дешифратор адреса, блок выработки строба, блок контрольных сигна лов коммутатор l . Недостатком этих устройств  вл етс  низка  надежность, обусловленна  потерей передаваемых через .устройство сопр жени  информационных слов, не прошедших контроль в сумматоре по модулю два, и отсутствие запроса на повторную передачу искаженной информации как в канал ВМ, так и абоненту, Наиболее близким к предлагаемому по технической сущности  вл етс  уст МАШИНЫ с КАНАЛАМИ СВЯЗИ ройство дл  сопр жени  вычислительной машины с каналами св зи, содержащее коммутатор,первый вход которого  вл етс  первым входом устройства, блок управлени , первый выход которого соединен со вторым входом коммутатора , преобразователь кода, регистр адреса, регистр конца обмена, счетчик , триггер, первый элемент ИЛИ, блок буферной пам ти, распределитель импульсов, блок контрол , второй элемент ИЛИ и группу элементов И, причем первый выход коммутатора через блок контрол  соединен с первым входом преобразовател  кода, второй вход, первый л второй выходы которого, соединены соответственно с первым выходом блока буферной пам ти, с пер вым входом блока буферной пам ти и с третьим входом коммутатора, -вторые вход и выход блока буферной пам ти и второй выход коммутатора  вл ютс  со ответственно вторым входом устройства и первым, вторым выходом устройсл

ва, второй выход блока управлени  через распределитель импульсов соединен С третьим входом блока буферной пам ти, разр дные выходы регистра адреса соединены с первыми входами соответствующих элементов И группы элементов И, вторые входы элементов И соединены с соответствующими, входами группы входов устройства, группа входов устройства через регистр конца обмена соединена с первым .элементом ИЛИ, выход которого соединен с первым управл ющим входом второго элемента ИЛИ, третий вход устройства соединен с одним входоМ элемента ИЛИ, третий бход устройстIва соединен с одним входом триггера и со вторым управл ющим входом счетчика, выход которого соединен с третьим выходом устройства и со вторым входом второго элемента ИЛИ, выход которого соединен с другим входом триггера, выходы элементов И группы элементов И соединены со входами блока управлени , а вход регистра адреса, счетный вход счетчика и выход триггера  вл ютс  соответственно четвертым, п тым входами и п тым выходами устройства 2.

Недостатком этого устройства  вл етс  низка  надежность его работы в составе вычислительного комплекса вследствие отсутстви  контрол  приемо-передающих каналов св зи и функционального контрол  самого устройства .

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в устройство, содержащее первый блок контрол  по модулю, соединенный входом и первым выходом соответственно с первыми выходом коммутатора и входом преобразовател  кода одной разр днЪсти в другую, блок буферной пам ти, первыми входом и выходом соединенный соответственно с первым выходом и вторым входом преобразовател  кода одной разр диости в другую, а вторыми выходом и входом соответственно с первыми выходом и входом устройства, блок элементов И, соединенный первым входом с выходом регистра адреса, а выходом - с первь1м входом блока .управлени , первый выход которого подключен к первенцу входу коммутатора, а вторсий юлход через распределитель импульсов с третьим входом блока буферной пам ти , и триггер, вход и выход которого соединены соответственно со вторыми входом и выходом устройства, вход регистра адреса и второй вход блока J управлени  подключены соответственно к третьему и четвертому входам устройства , второй вход и второй выход коммутатора соединены соответственно с п тым входом и третьим выходом устройства, введены блок шифрации и дешифрации комбинации молчани , блок формировани  служебной кодограммы, блок согласовани  и второй блок контрол  по модулю, причем первый и второй входы второго блока койтрол  по модулю подключены соответственно к первому и шестому входам устройства , третий вход - ко второму выходу преобразовател  кода, первый вынод 0 к третьему входу коммутатора, а второй выход - к первому входу блока формировани  служебной кодограмм, вторым входом подключенного ко второму выходу первого блока контрол 

5 по модулю, первым выходом - к третьему входу преобразовател  кода,одного разр да в другой, третьим входом - к первому выходу блока шиф-. рации и дешифрации комбинации молчани , первый и второй входы и второй выход которого соединены соответственно с первыми входом и выходом и четвертым входом коммутатора , выход блока согласовани  соединен со вторым входом блока элемен тон И, а группа входов - с группой входов устройства, третий выход блока управлени  подключен ко второму входу триггера, а блок управлени  содержит узел формировани  стробируюдих импульсов, соединенный входом со вторым входом блока, а выходом - со вторым выходом устройства,, узел сброса , подключенный первым, вторым и третьим входами соответственно к первому входу и второму и третьему выходам дблока, и узел синхронизации, первые вход и выход которого соединены соответственно с педеыми входом и выходом блока, а вторые вход и выход - соответственно с выходом узла сброса и третьим выходом блока, при этом блок формировани  служебной кодограммы содержит первый и второй ре гистры, группу элементов 2 и

5 элемент ИЛИ, причем входы первого и второго регистров  вл ютс  соответственно первый и вторым входами бпр ка, одноименные разр дные выходы реs гистров соединены с соответствующими информационными входами соответс вующих элементов 2И-ИЛИ группы, выходы которых образуют выход блока, а управл ющие входы и входы элемента ИЛИ образуют третий вход блока, выход элемента ИЛИ соединен со входами сброса регистров. На фиг.1 предстаблена блок-схема устройства дл  сопр жени ; на фиг.2-10 и блок шифрации и дешифрации комбинации молчани ; на фиг.З - блок формировани  служебной кодограммы; на фиг. блок согласовани ; на фиг.5 - блок управлени ; на фиг.6 - временна  диаграмма. Устройство дл  сопр жени  вычислительной машины с каналами св зи содержит коммутатор 1 , первый блок 2 контрол  по модулю, преобразо атель 3 кода одной разр дности в дру гую , блок k буферной .пам ти , блок 5 управлени , распределитель б импульсов , блок 7 элементов И,, блок 8 согласовани , регистр 9 адреса, бло 1-0 шифрации и дешифрации комбинации молчани , триггер П, блок i форми ровани  служебной кодограммы, второй блок 13 контрол  по модулю, п тый вход ,14, третий выход 15, первые выход 16 и вход 17, вторые выхо 18 и вход 19, третий вход 20, входы 21-23 из группы входов, шестой и четвертый входы 2k и 25 устройства. Блок 10 шифрации и дешифрации комбинации молчани  {фиг,2) состоит из узла 26 дешифрации знаков и узла 27 шифрации комбинации молчани  Узел 26 содержит группу каналов 28.1-28 п, усилитель 29, элемент НЕ 30, элемент И 31. Узел 27 содержит набор каналов 32.1-32.п. усилитель 33, элемент НЕ 3. Блок 12 формировани  служебной кодограммы (фиг.З) содержит элемеч-; ты И , триггеры 3-50, образующие первый регистр, элементы И 51 58, триггеры 59-,б6, образующие второй регистр, элементы 2 И-ИЛИ группы, элемент ИЛИ 75. Блок 8 согласовани  (фиг.) соде жит в зависимости от числа приемо- , передатчиков, с которыми производит с , обмен информацией, группу синхронизирующих цепочек, состо щих из усилител  76, триггеров 77 и 78, элементов И 79 и 80, и группу согла сующих цепочек, состо щих из элемен , тов НЕ 81 и 8Z, элементов М 83-85, усилители 86, транзистора 87, конденсаторов и резисторов. Блок 5 УПр влени  (фиг.5) содержит узел формировани  стробирующих импульсов, состо щий из элемента НЕ 88, элементов И 89-92 и триггеров 93-95, узел сброса, включающий элемент НЕ 9б, элемент ИЛИ 97, элементы И 98 и 99 триггеры 100 и 101 узел синхронизации , содержащий элементы ИЛИ 102105 , триггеры 10б, регистры 107 и 108 сдвига, элемент И-ИЛИ 109 и элемент 110 задержки. Каждый канал 28.1-28.п.содержит элемент И 111, триггер 112, элемент НЕ 113, элемент И-ИЛИ 11. Каждый канал 32.1-32.п состоит из триггера 115 и элемента И-ИЛИ 116. На временной диаграмме фиг.6 изображены 117 и 118.сигналы готовности приемника и источника соответственно , сигналы 119 и 120 управлени  приемника и источника соответ- , ственно, информационные сигналы 121, сигнал 122 конца передачи. Коммутатор 1 в зависимости от сигналов управлени  осуществл ет обмен информацией с приемо-передатчиками в режиме основной работы и заворачивает ее из тракта передачи в тракт приема в режиме функционального контрол . Блоки 2 и 13 контрол  предназначены дл  проверки информационных байтов и знаков на нечетность чего в блоках формируютс  сигналы , сверток по модулю два и сравниваютс  с контрольными разр дами, сопровождающими байты или знаки. При несравнении формируютс  разр ды служебной кодограммы и по выходам поступают на блок 12, Блок k буферной пам ти предназначен дл  приема и хранени  информации , поступающей от источников, и многократной выдачи ее абонентам без разрушени . Блок 5 управлени  осуществл ют управление обменом информацией между вычислительной машиной (ВМ) и каналами св зи в зависимости от адреса канала св зи, признака работы и управл ющих сигналов, поступающих по входам. Преобразователь 3 кода служит дл  преобразовани  кода одной разр дности в другую.

Информаци  на преобразователь кода от блока 2 контрол  и блока 12 формирова м  служебной кодограммы поступает через двухвходовой элемент ИЛИ, наход щейс  на входе преобразовател 

Соответствие между входной и выходной информацией преобразовател  кода представл етс  таблицей истинног .ти или функциональной зависимое т ью..

При поступлении информации из блока k буферной пам ти в преобразователь кода происходит обратное преобразование информации из восьмиразр дного кода в п тиразр дный.

Распределитель 6 импульсов преД ставл ет собой регистры сдвига, служащие дл  преобразовани  последовательных кодов управл ющих сигналов , поступающихиз блока 5 управлени , в параллельные коды, с помощью которых разрешаетс  прием и запись информационных кодограмм в соответствующую зону буферной пам ти, а затем выдача ее абонентам.

Блок 7 элементов И в зависимости от адреса канала св зи, хран щегос  в регистре 9 адреса, и управл ющих сигналов разрешают прохождение полезной информации по одним каналам св зи и комбинаций молчани  по другим .

Блок 8 элементов согласовани  представл ет собой согласующие и синхронизирующие цепочки, предназначенные дл  согласовани  параметров обменных сигналов между приемо-передатчиками и устройством и ув зки во времени обслуживани  всех приемо-передатчиков всех каналов. По входу 23 поступает тактова  частота от канала св зи, по входам 21 и 22 - управл ющие сигналы соответственно от передатчиков и приемников. .

Регистр 9 предназначен дл  приема адреса канала св зи, с которым должен производитьс  обмен полезной информацией .

Блок 10 шифрации и дешифрации комбинации молчани  осуществл ет анализ ,знаков и расшифровку комбинаций мол1чани , поступающих от приемников. На врем  прохождени  полезной информации анализ знаков запрещаетс  управл ющими сигналами, поступающими с блока 5 управлени . При отсутствии в блоке буферной пам ти полезной информации дл  выдачи в канал св зи блок 10 по сигналам блока 5 осуществл ет формирование последовательности кодовых комбинаций молчани  дл  выдачи их через коммутатор 1 в канал св зи. Узел 26 блока 10 служит дл  приема и распознавани  знаков, приход щи от приемников. Поступающий знак через элемент И на два входа поразр дно записываетс  на триггеры 112 при наличии управл ющего сигнала на входе усилител  29. Триггеры-112 имеют пр мой и инверсный выходы, соединен ные с элементами И-ИЛИ 1l4. Таким образом, на рДНИ входы элементов ИИЛИ 11 будут . поданы пр мой и инверс ный код знака, поступившего от прием ника, а на другие входы - соответственно инверсный и пр мой код сравниваемого знака. В качестве сравниваемого знака на схему поочередно подаютс  знаки кода начала сообщени  и знаки комбинации молчани  (заведомо известные коды). Сравнение поразр дно производитс  на элементах И-ИЛИ Т, а результат сравнени  снимаетс  с выхода элемента И 31. . Сброс триггеров 112 производитс  через элемент НЕ 30 после проведени  анализа прин того от приемника знака Узел 27 предназначен дл  формировани  пр мого и инверсного кода комби наци и молчани . Каждый канал 32 формирует один разр д комбинации молчани . Требуема  комбинаци  молча ни  поразр дно записываетс  по входа 5 на триггеры 115 при наличии разрешающего сигнала на вxoдJlx C,npcYynaющего через усилитель 33. Комбинаци  молчани  хранитс  до поступлени  сиг нала Сброс на входы R триггеров. Каждый триггер 115 имеет пр мой и инверсный выходы, что дает возможность на выходах элементов И-ИЛИ 116 получать последовательность кодовых Комбинаций молчани , подава  сигналы разрешени  то на одни входы элементов И-ИЛИ 116, то на другие. Блок,12 формировани  служебной кодограммы (фиг.З) выполнен в виде группы байтовых регистров хранени  информации о состо нии технических средств и каналов св зи. Так как слу жебна  информаци  выдаетс  на вычислительную машину, обмен информацией с которой производитс байтами , то каждый байтовый регистр состоит из восьми триггеров, т.е. предназначен дл  записи и хранени  байта информации , Управление записью осуществл етс  через двухвходовые элементы И 35М2 , Формирование и запись каждого 9 разр да производитс  незаеисимо друг от друга. По выходу регистры объединены параллельно с помощью элементов 2 И-ИЛИ 67-7. Это дает возможность выдавать на вычислительную машину байты служебной кодограммы по одной восьмипроводной информационной магистрали. На выходе элементов 2 И-ИЛИ 67-7t будет байт служебной кодограммы, соответствующий управл ющему сигналу, который подаетс  на открытие заведомо известных восьми элементов. И. Сброс регистров производитс  через элемент ИЛИ 75 при подготовке к работе и по окончании выдачи слуАебной кодограммы на вычислительную машину . Синхронизирующа  цепочка (фиг.) используетс  дл  приема отрицательных токовых импульсов, поступающих с приемо-передатчиков, дл  синхронизации этих импульсов и преобразовани  их в импульсы положительной пол рности с длительностью, соответствующей длительности импульса тактовой частоты. При поступлении отрицательного токового импульса на вход элемента согласовани  на выходе согласующего усилител  76 формируетс  сигнал высокого уровн , который устанавливает тt иггep 77 в единичное состо ние. Высокий потенциал с выхода триггера , 77поступает на вход Д триггера 78, а инверсный сигнал - на вход R.HO триггер 78 сохран ет свое нулевое состо ние. При поступлении синхронизирующего тактового импульса (высокий потенциал) триггер 78 по переднему фронту синхронизирующего импульса устанавливаетс  в единичное состо ние . Высокий потенциал с выхода триггера подаетс  на первый вход элемента И 79, на втором входе которого высокий потенциал. Низкий потенциал с выхода элемента И 79, инвертиру сь на входе S триггера 77, удерживает его в единичном состо нии. Низкий потенциал с нулевого выхода триггера 78через элемент И 80, инвертиру сь, поступает на выход усилител  согласовани . Одновременно низкий потенциал с выхода триггера 78, инвертиру сь на входе RI пытаетс  установить триггер 77 в нулевое состо ние, но этого не происходит, так как на входе S этого триггера имеетс  сигнал, который поддерживает триггер в единичном состо нии. По заднему фронту синхронизирующего импульса элемент И 79 формирует высокий потенциал который на входе S триггера 77, инвертиру сь устанавливает низкий уровень. Под воздействием высокого потенциала на входе R триггер 77 устанавливаетс  8 нулевое состо ние. Низкий потенциал с выхода триггера 77, поступа  на вход R триггера 78, инвертируетс  и устанавливает триггер 7В в нулевое состо ние. На нулевом выходе триггера 78 формируетс  сигнал высокого уровн  ; который, инвертиру сь элементом И Во, создает на его выходе сигнал низкого уровн , Таким образом, при подаче на вход элемента согласовани  отрицательного импульс а тока на выходе формируетс  положительный импульс с длительностью , равной длительности импульса тактовой частоты. На каждую согласующую цепочку подаютс  импульсы тактовой частоты, сдвинутые по отношению друг к другу. Сдвиг подобран таким образом, чтобы ув зать во времени работу всех приемников или передатчиков. Кажда  согласующа  цепочка (фиг,)

служит дл  согласовани  двух систем элементов. При этом сигналы положительной пол рности с длительностью т;, и амплитудой А преобразуютс  в сигналы отрицательной пол рности с длительностью Т и амплитудой А,

Триггер 11 служит дл  формиров и обменных сигналов готовность источника и готовность приемника по интерфейсному стыку между ВМ и устройством ,

В регистр 12 формировани  служебной кодограммы занос тс : по первому входу - сбои при обмене информацией устройства с вычислительной машиной и при обмене информационными знаками с передатчиками; по второму входу - информационные сбои при обмене с приемниками, по третьему входу - сбои в каналах св зи при обмене комбинаци ми молчани , а также сбои по всем входам в режиме функционального контрол . Данна  информаци  считываетс  с регистра и передаетс  на вычислительную машину в конце каждого сообщени , поступающего от источников. При отсутствии определенное врем  передачи информации на машину устройство организует выдачу

только служебной кодограммы о состо нии технических средств и каналов св зи.

Рабочие и резервные приемо-передатчики подключаютс  к устройству следующим образом: к выходу 15 подключаютс  основные и дублирующие передатчики . Информационна  п типроводна  магистраль дл  всех передатчиков одна. Управл ющие сигналы на передатчики идут каждый по отдельному проводу. Информацию принимает тот передатчик , которому послан сигнал управлени , ко входу И подключаютс 

мированные передатчиками в ответ на полученные знаки информации,

ВМ и устройство дл  сопр жени  подключаютс  следующим образом.

По входу 17 производитс  прием от &М информационных байтов и сигналов свертки по модулю; по выходу 16 производитс  выдача информации на ВМ; по входу 19 производитс  прием сигналов готовности ГТИ или ГТП от ВМ по входу 20 из ВМ поступает в устройство адрес канала, с которым должен производитьс  обмен информацией; по выходу 18 производитс  выдача сигналов готовности (СГИ, СГП) от устройства на ВМ, по выходу 16 производитс  выдача информации на ВМ.

Устройство работает следующим образом .

Claims (3)

1. При включении всё узлы и схемы устройства перевод тс  в исходное состо ние: элементы согласовани  блока 8 заблокированы, так как регистр 9 в нулевом состо нии и на выходе триггера 11 наличие высокого потенциала соответствует сигналу готовность тракта передачи (ГТП), ВМ,  вл  сь инициатором обмена, при наличии на входе сигнала ГТП, выходит основные и дублирующие приемники. Информационна  п типроводна  магистраль дл  всех приемников одна, а управл ющие сигналы на приемники идут каждый , по Отдельному проводу. Информаци  в магистраль обмена принадлежит тому приемнику, на который был выдан сигнал управлени  с устройства; на вход 21поступают сигналы готовности от основных и дублирующих передатчиков, готовых к приему информации; на вход 22поступают сигналы готовности от основных и дублирующих приемников, готовых к обмену информацией с устройством; по входу 2Ц на устройство поступают кЪнтрольные разр ды, сфорна обмен с устройством. Обмен информацией и управл ющими сигналами производитс  по интерфейсному стыку, причем за одно обращение к ВМ блок 5осуществл ет через распределитель 6прием и запись ё блок k всей кодограммы . Параллельно информаци  от ВМ поступает на блок 13, где происходит сравнение сигнала свертки по модулю два (сем) и контрольного разр да (КР). В регистр заноситс  адрес канала св зи, которому предназначена кодограмма , а на блок 5 по входу 25 поступает признак режима работы. Устройство может работать как в режиме основной работы, так и в режиме функционального контрол . При наличии признака режима основной работы , блок 5 организует выдачу данной кодограммы в канал св зи. По окончании пpиe(a полной кодо граммы узел сброса формирует сигнал сброса по концу передачи из ВМ, кото рым с триггера 11 снимаетс  потенциал и выходным сигналом с триг гера 101 разрешаетс  выдача полученной кодограммы на основной и дублиру ющий передатчики, В режиме, основной работы и наличии сигналов управлени  из блока 7 (наличии совпадени  сигналов готовности основного и дублирующего передатчиков заданного канала св зи) счетный триггер 10б находите в единичном состо нии. Позначна  выдача кодограммы на ос новной и дублирующий передатчики обеспечиваетс  импульсными сигналами с регистров 107 и 108, Кроме того, объединенные на элементе ИЛИ 105, эти сигналы управл ют работой коммутатора 1, После полной выдачи кодограммы на передатчики на элементе И-ИЛИ 1D9 и элементе 110 задержки формируетс  сигнал конца обмена, которым произво дитс  установка триггера 101 и рёгиё тров 107 и 108 в нулевое состо ние, а триггера 11 - в единичное состо ние и формирование запроса очередной кодограммы из ВМ, При наличии сигналов готовности основного и дублирующего передатчиКОВ из канала св зи, ад|эес которого отсутствует в регистре адреса, на элемент ИЛИ из блока 7 поступают управл ющие сигналы, объединенные на элементе ИЛИ 105, они испольЭуютс  дл  формирован 1  комбинации молчани  и дл  выдачи ее через коммутатор в канал св зи. Таким образом, блок 5 обеспечивает непрерывную позначно-последова- , тельную выдачу информационных знаков или комбинаций молчани  в канал св зи. Дл  обеспечени  приема информации с основного и дублирующего приемников сигналы готовности, поступающие с канала св зи на вход 2Z, преобразуютс  в блоке 8 и блоке 7 в управл ющие сигналы, которые через блок 5, где они усиливаютс  по мощности, поступают на коммутатор 1 дл  приема знаков и блок 10 дл  распознавани  знаков. При расшифровке кода начала сообщени  через блок 5 распределитель 6 устанавливаетс  в ис ходное состо ние и разрешаетс  запись знаков, следующих за кодом начала сообщени  в блок буферной пам ти . При этом на блок 10 поступает запрет анализа знаков. После приема кодограммы снимаетс  запрет на анализ поступающих из канала св зи знаков и разрешаетс  перезапись сформированной служебной кодограммы в блок буферной пам ти и затем выдача по стыку полной кодограммы на ВМ, Обмен информацией устройства с передатчиками производитс  по общей информационной магистрали, например в коде МТК-2, и к каналу св зи может подключатьс  группа передатчи-. ков. На вход 21 блока В с частотой работы передатчиков поступают сигналы готовности (СГП). Блок синхронизирует входные сигналы тактовой частотой , поступающей на вход 23, При наличии сигналов,СГП основного и резервного передатчиков, адрес канала св зи которых хранитс  в регистре 9, производитс  управление позначно-последовательной выдачей : информационных знаков, сопровождаемых синхросигналами параллельно на оба передатчика. Кодограмма через преобразователь 3, блок 13 и коммутатор 1 поступает в канал св зи. В ответ на каждый полученный знак передатчики формируют и выдают на вход 2 сигнал КР, который сравниваетс  с сигналом ССМ, сформированным в блоке 13 при выдаче знака в канал св зи. Таким образом. за счет такой обратной св зи устрой ство контролирует состо ние каналов и определ ет правильность про хождени  информации. При нали-чии несравнени  блок 13 выдает на первый вход блока 12 сигнал и формирует разр д служебной ко дограммы, свидетельствующий об искажении кодограммы, переданной абоненту . При поступлении на вход 21 сигналов СГП из других каналов св зи , адрес которых отсутствует в дан ный момент в регистре 9, блок 5 организует выдачу из блока 10 комбинации молчани  последовательности ° кодовых комбинаций молчани , поддер жива  канал св зи в гор чем состо  нии. Комбинаци  молчани  может пред ставл ть собой пр мой и инверсный код или любую другую комбинацию дл  более полного контрол  каналов св зи При несравнении в блоке 13 сигналов сем с КР по комбинации молчани  в блоке 12 формируетс  очередной раз р д служебной кодограммы, свидетельствующий о неисправности канала св з После оокнчани  выдачи кодограммы в канал св зи на основной и резервный передатчики сигналом из блока 5 на триггере 11 устанавливаетс  высокий потенциал и ВМ подключаетс  к устройству дл  передачи в очередной канал св зи информации (с триггера снимаетс  высокий потенциал по сигналу конец передачи, поступающему с ВМ на вход 19 после выдачи полной кодограммы на устройство). Независимо от тракта передачи ганизована работа тракта приема информации . На вход 22 блока 8 поступают сигналы готовности приемников (СГПр), гдев зависимости от времени ожидани  опроса установлена очередность обслуживани  приемников. Каждый канал св зи обеспечивает св з с основным и резервным приемниками. Позначно-последовательно информаци  .поступает со входа 1А на первый вход коммутатора 1 и далее через блок 2 и преобразователь 3 записываетс  в блок k буферной пам ти. Каждый принимаемый знак сопровождаетс  контрольным разр дом и в блоке 2 производитс  сравнение сформированного сигнала ССМ с КР. При несравнении сигнала ССМ с КР хот  бы одному знаку полученна  кодограмма гаситс  и на ВМ передаетс  кодограмма пришедша  с резервного приемника. При наличии сбо  в кодограмме, прин той от основного и резервного приемников, в блоке 12 формируетс  очередной разр д служебной кодограммы, информирующий об искажении кодограммы в данном канале св зи. При отсутствии рабочей информации из канала св зи поступает комбинаци  молчани , котора  расшифровываетс  в блоке 10 комбинации молчани . При наличии нераспознанных знаков по какому-либо каналу св зи в блоке 10 формируетс  соответствующий разр д служебной кодограммы, свидетельствующий о неисправности данного канала св зи. . При наличии полной кодограммы от любого из приемников управл ющим сигналом из блока 5 на триггере If устанавливаетс  высокий потенциал- готовность тракта приема (ГТПр) и ВМ подключаетс  к устройству сопр жени  дл  приема информации. Блок 5 по иитерфейному стыку осуществл ет управление выдачей прин той из канала св зи кодограммы на ВМ,дополн   последнюю служебными байтами, которые хран тс  в блоке 12. Если по каким-либо причинам на ВМ нет выдачи информационных кодограмм, то блок 5 организует выдачу на ВМ служебной кодограммы, информирующей о состо нии каналов св зи и прохождении информации через устройство. При поступлении на вход 25 блока 5 признака режима функционального контрол  прин та  по тракту передачи контрольна  кодограмма в канал св зи не выдаетс , а через коммутатор 1 заворачиваетс  в тракт приема и возвращаетс  на ВМ дл  сравнени . Кроме того, при прохождении контрольной кодограммы через устройство попутно производитс  контроль функционировани  отдельных узлов путем проверки на нечетность и результат выдаетс  в составе служебной кодограммы на ВМ. Блок управлени  5 работает следующим образом. Блок управлени  (фиг.5) вырабатывает сигналы, которые осуществл ют информационный обмен по стыку между ВМ и устройством. Узел формировани  мпульсов предназначен дл  формироани  сигналов управлени  источника (УИ) или управление приемника (УП) зависимостиОТ коммутации входов хемы. При готовности ВМ и устройствасопр жени  к обмену информацией, т.е при наличии сигналов ГПТ и ГТИ, последние поступают на второй и тре тий входы элементов И 92. Высокие уровни ГТП и ГТИ разрешают триггеру 95 переключатьс  в единичное состо ние при приходе сиг нала высокого уровн  на вход S триг гера 95. При наличии сигнала низкого уровн  на входе R триггера 93 (УИ),.последний устанавливаетс  в нулевое состо ние, сигнал низкого уровн  с его выхода устанавливает триггер также в нулевое состо ни Сигнал низкого уровн  с единичного выхода триггера 9 поступает через элемент И 91 на вход S триггера 95 и устанавливает его в единичное сос то ние. Формируетс  передний фронт сигнала УП. В ответ на УП (высокий уровень) ВМ выдает байт информации и сопровождает его сигналом УИ, который поступает на второй вход эле|мента И 89 и на R вход триггера 93. При наличии сигнала УИ на.втором вХоде элемента И 89 и при поступлении на первый вход его высокого уровн  тактового импульса через эле мент НЕ 88 на выходе элемента И 89 формируетс  сигнал низкого уровн , который устанавливает триггер 93 в единичное состо ние, высокий уровень с выхода триггера 93 прджидает , когда на первый вход элемента И 90 поступит высокий уровень такто вого импульса и переключает триггер 9 в единичное состо ние. Высокий потенциал с выхода триггера Э подаетс  на второй вход элемента И 91 и поджидает очередного высокого уровн  тактового импульса, при поступлении которого триггер 95 пере ключаетс  в нулевое состо ние, тем самым формируетс  задний фронт УП. Нулевой (низкий) уровень УП подаетс на ВМ, в ответ на сн тие УП вычисли тельна  машина снимает высокий уровень УИ. За данный цикл работы от вычислительной машины прини маетс  один байт информации. После сн ти  сигнала УИ со входа узла на выходе его оп ть формируетс  высокий уровень УП, который выдаетс  наВМ и запрашивает новый байт информации. Работа повтор етс  аналогичным обра зом, как и при приеме первого байта При использовании данного узла дл  формировани  сигнала УИ на вто 18 ой вход элeмeнta И 89 и н вход R риггера 93 подаетс  сигнал УП, Сигнал УИ при этом формируетс  на другом выходе триггера 95. После полного обмена информацией источник передает сигнал конца передачи , сопровожда  его сигналом УИ, по сигналу конца передачи на узле сброса, формируетс  сигнал сброса. Входные сигналы на узел сброса завод тс  следующим образом. На вход элемента НЕ 9б поступает сигнал ГТИ, на вход элемента И 98 - сигнал КП, на один из входов элемента ИЛИ 97 заводитс  сигнал УП, При поступлении на первый вход элемента И 9В очередноге сигнала УП (с выхода триггера 95) сигнал с выхода элемента И 98 передним фронтом устанавливает триггер 100 в единичное состо ние. Сигнал УП задним фронтом пропускает сигнал с выхода триггера 100 на вход S триггера 101, который устанавливаетс  в единичное состо ние. Сигнал высокого уровн  с выхода триггера 101, как разрешающий сигнал, поступает на входы С регистров 107 и 108 сдвига и по сигналу КП вычислительна  машина снимает сигнал ГТИ, низкий уровень которого поступает на вход элемента НЕ 9б, через элемент И 99 устанавливает триггер 100 в нулевое состо ние. Таким образом, при формировании сигнала сброса по концу передачи завершаетс  этап приема и записи в буферную пам ть полной кодограммы, и начинаетс  этап выдачи ее на передатчики . Триггер 101 сигналом устанавливаетс  в единичное состо ние, которое сохран етс  до.полной выдачи прин той кодограммы на передатчик. Управление выдачей кодограммы на передатчики производитс  узлом синхронизации собранным на элементах 102-110. На вход элемента ИЛИ 102 поступают управл ющие сигналы с блока 7, сформированные при условии наличи  сигнала готовности с основного передатчика того канала св зи, адрес которого задан ВМ и хранитс  в регистре 9. На вход элемента ИЛИ 103 поступают управл ющие сигналы с блока 7, сформированные при наличии сигнала готовности с дублирующего передатчика того же канала св зи, Триггер 10б устанавливаетс  в единичное состо ние при наличии при .19 знака режима основной работы с ВМ, который заводитс  на D вход триггера иотсутствии сигнала наличи  сбо ев при приеме кодограммы с ВМ, выда ваемого на инверсный вход S триггер Каждый регистр сдвига рассчитан на Выдачу такого количества управл ющих сигналов, которое соответствует максимальному количеству выдаваемых на передатчик знаков. Импульсные сигналы с выходов этих регистров объедин ютс  на элементе ИЛ 105 и управл ют позначно-последовательной выдачей информационной кодо граммы,; хран щейс  в буферной пам ти параллельно как на основной, так и на дублирующий .передатчики. Так как выдача кодограммы на основной передатчик может опережать (запаздывать выдачу этой же кодограммы на дублирующий передатчик, то сигнал конца выдачи полной кодограммы на оба пере датчика формируетс  на элементе ИИЛИ 109 и элементе 110 задержки сле дующим образом: на вход каждого элемента И-ИЛИ заводитс  первый потенци альныи выход с одного регистра и последний импульсный выход с другого. Следовательно, на выходе элемента И-ИЛИ 109 выходной сигнал по витс  в момент выдачи последнего информационного знака на передатчик, получающий кодограмму с задержкой по отношению к первому. Выходной сигнал с элемента 110 задержки  вл етс  концом обмена с каналом св зи,адрес которого хранитс  в регистре 9 адреса . По этому сигналу производитс  чистка узлов данной схемы и подготовка блоков к приему следующейкодограммы в ВМ, т.е. формирование сиг нала СГП на триггере 11 (фиг.1). При поступлении сигналов СГП из каналов св зи, адрес которых отсутствует в регистре9 из блока 7 на элемент ИЛИ Ю поступают управл ющие сигналы, которые объедин ютс  и идут на блок 10, как разрешающие сигналы дл  выдачи последовательности , кодовых комбинаций молчани  в каналы св зи, а через элемент ИЛИ 105 как управл ющие сигналы на коммутатор 1 и как синхросигналы, сопровождамцие знак. взаимодействие сигналов стыка, представленных на временной диаграмм (фиг.6); осуществл етс  следующим обрваом. i Каждый сигнал передаетс  по сво- ему проводу. О готовности приступить к обмену информации устройства сообщают сигналами 118 готовности источника и готовности приемника 117 (ГТИ, ГТП). Приемник при наличии двух сигналов ГТИ и ГТП запрашивает байт информации , выставл   сигнал 119 УП. Источник в ответ на сигнал УП посылает сигналы 121 ИНФ (восемь информационных разр дов и дополн ющих их до нечетности контрольный разр д) и стробирующий сигнал 120 УИ. По прин тии информации сигнал УП 119 снимаетс . Источник в ответ на сн тие сигнала УП 119 отвечает сн тием сигнала 120 УИ и 121 ИНФ. Приемник после сн ти  сигнала .120 УИ выставл ет сигнал 119 УП дл/9 запроса очередного байта информации. Источник после передачи последнего байта информации в ответ на сигнал 119 УП выставл ет сигналы конца передачи 122 (КП) и 120 УИ, которые служат признаком окончани  обмена, Приемник после приема сигнала 122 КП снимает сигналы 119 УП и 117 ГТП. Источник в ответ на сн тие сигнала 117 ГГП отвечает сн тием сигналов 120 УИ, 121 КП, 118 ГТИ. Обмен информацией окончен. Таким образом, предлагаемое устройство обеспечивает обмен с основными и резервными приемо-передатмиками с контролем приемопередающих каналов св зи комбинацией молчани , данные о состо нии технических средств и каналов св зи.периодически передаютс  на ВМ. Все это обеспечивает повышение надежности устройства за счет сокращени  среднего времени восстановлени . Формула изобретени  1. Устройство дл  сопр жени  вычислительной машины с каналами св зи, содержащее первый блок контрол  по модулю, соединенный входом и первым выходом соответственно с первыми выходом коммутатора и входом преобразовател  кода одной разр дности в другую , блок буферной пам ти, первыми входом и выходом соединенный соответственно с первым выходом и вторым входом преобразовател  кода одной разр дности в- другую, а вторыми выходом и входом соответственно с первыми выходом и входом устройства, блок элементов И, соединенный первым входом с выходом регистра адреса, а выходом - с первым входом блока управлени , первый выход которого подключен к первому входу коммутатора, а второй выход - через распределитель импульсов с третьим входом блока буферной пам ти, и триггер, вход и выход которого соединены соответственно с вторыми входом и выходом устройства , вход регистра адреса и второй вход блока управлени  подключены соответственно к третьему и четвертому входам устройства, второй вход и второй выход коммутатора соединены соответственно с п тым входом и третьим выходом устройства, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены блок шифрации и дешифрации комбинации молчани , блок формировани  служебной кодограммы, блок согласовани  и второй блок крнтрол  по модулю, причем первый и второй входы второго блока контрол  по модулю подключены cooTBejcTseHHo к первому и шестому входам устройства, третий вход - к второму выходу преобразовател  кода, первый выход - к третьему входу коммутатора, а второй выход - к первому входу блока формировани  служебной кодограммы, вторым входом подключенного к второну выходу первого блока контрол  по модулю, выходом - к третьему входу преобразовател  кода одной разр дности в другую , третьим входом - к первому выходу блока шифрации и дешифрации ком;бинации молчани , первый и второй входы и второй выход которого соединены соответственно с первыми входом и выходом и четвертым входом коммутатора , выход блока согласовани  соединен с вторым входом блока элементов И, а группа входов - с группой входов устройства, третий выход блока управлени  подключен ко второму входу триггера.
2. 2. Устройство по П.1, о т л и чающеес  тем, что блок управлени  содержит узел формировани  стробирующих импульсов, соединенный входом с вторым входом блока, а выходом - с вторым выходом устройства, узел сброса, подключенный первым, вторым и третьим входами соответственно к первому входу и второму и третьему выходам блока, и узел синхронизации , первые вход и выход которого соединены соответственно с первыми входом и выходом блока, а вторые вход и выход - соответственно с выходом узла сброса и третьим

   выходом блока.
3. 3. Устройство по П.1, о т л и чающеес  тем, что блок формировани  служебной кодограммы содержит первый и второй регистры,

   группу элементов 2 И-ИЛИ и элемент ИЛИ, причем входы первого и второго регистров  вл ютс  соответственно первым и вторым входами блока, одноименные разр дные выходы регистров

   соединены с соответствующими информационными входами соответствующих элементов 2 И-ИЛИ группы, выходы которых образуют Ёыход блока, а управл ющие входы и входы элемента ИЛИ образуют третий вход блока, выход элемента ИЛИ соединен с входами сброса регистров.

   Источники информации, прин тые во внимание при экспертизе

   1.Авторское свидетельство СССР № , кл. G 06 F 3/Oit, 1978.

   2.Авторское свидетельство СССР по за вке № 2470713/18-2,

   кл. G Об F 3/0, 1977 (прототип).

   Г

   5 ,u 77/

   0J

   1

   5(

   S

   jef

   L

   Г

   /71 JO

   и

   P-

   лч

   J/

   .J

   г7

   J

   Zy/.

   Фиг. J

   71 It