SU1536393A1 - Устройство дл сопр жени ЭВМ с лини ми св зи - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть применено в вычислительных комплексах телеобработки, концентрирующих большое количество линий св зи. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  обмена с лини ми св зи в режимах прерывани , сканировани  готовностей и пр мого доступа к пам ти. Цель достигаетс  тем, что в устройство, содержащее блок канальных усилителей, блок дешифрации адресов и команд, блок приемопередачи, блок линейных усилителей, генератор тактовых импульсов, блок регистров команд и состо ний, блок приоритета, блок синхронизации и блок формировани  вектора прерывани , введены блок коммутации режима и блок формировани  сигналов пр мого доступа. Устройство позвол ет программе, осуществл ющей обмен информации с лини ми св зи, выбрать дл  каждого канала или/и каждого сообщени  один из режимов обмена с ЭВМ : режим прерывани , режим сканировани  готовностей или режим пр мого доступа к пам ти. 2 з.п. ф-лы, 9 ил.

Description

Изобретение относитс  к вычисли- тельной технике и может найти применение в вычислительных комплексах телеобработки, концентрирующих большое количество линий св зи.

Целью изобретени   вл етс  расширение функциональных возможностей устройства путем обеспечени  обмена

информацией с лини ми св зи в режиме прерываний, в режиме сканировани  готовностей и в режиме пр мого доступа к пам ти.

На сЬиг,1 представлена блок-схема устройства; на Ьиг.-5 - функциональные схемы блока дешифрации адресов и команд, блока приоритета, блока Формированн  сигналов пр мого доступа, блока регистров команд и состо ний; на фиг.6-9 - временные диаграммы работы устройства в режиме прерываний при передаче и приеме информации , в режиме пр мого доступа при передаче и приеме информации.

Устройство (фиг.1) содержит блок 1 дешифрации адресов и команд, гене- ратор 2 тактовых импульсов, блок 3 канальных усилителей, блок 4 приоритета , блок 5 синхронизации, блок 6 формировани  вектора прерывани , блок 7 формировани  сигналов пр мого доступа, блок 8 линейных усилителей, многоканальный блок 9 приемопередачи блок 10 коммутации режима, блок 11 регистров команд и состо ний.

Блок 3 канальных усилителеи-сое- тоит из узла 12 канальных приемников узла 13 канальных приемопередатчиков и узлов 14-18 канальных передатчико

Па фиг.1 показаны также информационно-адресна  шина 1-9 ЭВМ, группы линейных выходов 20 и входов 21 устройства , группа выходов 22 запросов пр мого доступа, группы входов разрешени , образованные группами входов 23 предоставлени  пр мого доступ и входов 24 синхронизации пр мого доступа, линии 25-57, внутренних св зей между блоками устройства.

Блок 1 дешифрации адресов и команд (фиг.2) содержит регистр 58, дешифратрр 59 адресов, элементы И 60 и 61, элемент 62 задержки, элемент ИЛИ-НЕ 63, элемент НЕ 64, дешифратор 65 команд, переключатели 66 и 67.

Блок 4 приоритета (фиг.З) содержит мультиплексор 68, элементы ИЛИ 69, 70, триггеры 71-78, счетчик 79, дешифратор 80, элементы И 81, 82.

Блок 7 формировани  сигналов пр мого доступа ( фиг.4) содержит группу 83 управлени  обменом и узел 84 шиЛрации кода событи , состо щие из элементов И-НЕ 85-89, ИЛИ-НЕ 90- 95 и ИЛИ 96-99.

Блок приемопередачи представл ет собой группу узлов преобразовани  параллельного кода в последовательный , реализованный, например, на микросхемах 581ВА1.

Блок 1 регистров команд и сое- то ний (Лиг.5) содержит регистры 100-103, соединенные с шинными усилител ми 104-107 узла 15.

Q

n

п

5

0

5

0

5

Блок 1 дешифрации адресов и команд (фиг.2) предназначен дл  про- слущивани  шин 19 и вы влени  обращений процессора (не показан) к блокам устройства. Блок 1 идентифицирует адрес устройства при помощи дешифратора 59, переключател  66 и запоминает его на регистре 58. На элементах И 60 и ИЛИ-НЕ 63 дешифруетс  . команда обращени  (Ввод, Вывод). На элементе И 61 формируетс  ответный сигнал СИП (синхронизаци  пассивного устройства ) и посылаетс  по линии 49 через узел 16 на шину процессора. Дешифратор 65 по коду, содержащемус  в регистре 58, и сигналу с выхода элемента ИЛИ-НЕ 63 вырабатывает сигналы чтени  или записи заданного регистра команд и состо ний (РКС) блока 11 и чтени  регистров данных приемников (РДБ1, РДБ2) или записи в регистры данных передатчиков (РДА1, РДА2) блока 9 приемопередачи.

Примеры конкретного технического решени  блоков 1,4,7,9,10 и II представлены дл  случа , когда микро- ЭВМ с шиной типа О через устройство сопр гаетс  с двум  дуплексными лини ми св зи.

Блок 5 синхронизации предназначен дл  синхронизации работы устройства при работе его в режиме прерывани . Блок 5 фиксирует на триггере запрос прерывани , получаемый от блока 4, формирует сигнал требовани  прерывани  ТИР и после получени  от процессора сигнала представлени  прерывани  ПИР разрешает блоку 4 начать процедуру выдачи кода вектора прерывани  на шине 19.

Блок 4 приоритета (фиг.З) предназначен дл  приоритетного обслуживани  каждого направлени  каждой линии св зи (приемники первой и второй линии обозначены аббревиатурами Б1 и Б2, а передатчики - А1 и А2). Триггеры 71-74 фиксируют запросы прерываний от передатчиков А1 и А2 и приемников Б1 и Б2 при наличии разрешени  прерывани  по каждому из них. При помощи мультиплексора 68, счетчика 79 и элемента ИЛИ 69 организуетс  циклическа  дисциплина выбора запроса, имеющего в момент выбора старший приоритет. Код этого запроса блокируетс  на счетчике 79 и выдаетс  по лини м 54 в блок 6 дл 

формировани  вектора прерывани . Дешифратор 80 и элемент ИЛИ 70 служат дл  сброса соответствующего триггера 71-76 после завершени  обслуживани  запроса.

Триггеры 75 и 76 предназначены дл  хранени  запросов от приемников Б1 и Б2, работающих в режиме пр мого доступа к пам ти. Запросы в триггеры 75 и 76 поступают по лини м 53 в случа х, когда внешнее устройство управлени  пр мым доступом (УУПД) выдает по лини м 24 сигналы, свидетельствующие о необходимости вмеша- тельства процессора.

Блок 6 формировани  вектора прерывани  предназначен дл  шифрации выходного вектора прерывани  устройства содержащего адрес источника прерыва ни  и причину прерывани , и выполнен в виде посто нной пам ти.

Блок 9 приемопередачи служит дл  выполнени  процедур обмена в последовательном коде с лини ми св зи (абонентами) и процедур взаимодействи  с процессором или оперативной пам тью в параллельном коде. В рассматриваемом конкретном случае при использовании БИС 581ВА1 блок 9 осу- ществл ет дуплексную взаимонезависимую работу с двум  лини ми св зи в асинхронном режиме. При этом приемники Б1 и Б2 формируют сигналы готовности дл  процессора при запол- нении своих регистров данных (РДБ1 РДБ2), а передатчики А1 и А2 - сигналы запросов очередного байта информации при освобождении их регистров данных (РДА1, РДА2). В первом случае обеспечиваетс  чтение РВБ1, 2, во втором - запись в РДА1, 2. В случае опибок четности, формата и переполнени  блок выдает по лини м 29 сигналы по влени  ошибки и типа ошибки, которые могут быть считаны в разр дах 12-15 информационного слова через узел 14.

Блок 7 формировани  сигналов пр мого доступа (фиг.4) предназначен дл  преобразовани  стандартных сигналов , вырабатываемых УУПД, в сиг- калы управлени  и синхронизации дл  заданных направлений обмена. Сигнал готовности с направлени , работаю- щего в режиме пр мого доступа, проходит в блок 7, который формирует сигнал запроса пр мого доступа (ЗПД), а при получении от УУПД сигнала разрешени  (ППД) вместе с синхросигнало чтени  (дл  Б1, Б2) или записи (дл  Al, A2) инициирует чтение (запись) соответствующего регистра данных блока 9. Указанные операции осуществл ютс  на направлении передачи А1 элементами И-НЕ 85, ИЛИ 96, ИЛИ-НЕ 90, на направлении А2 - элементами И-НЕ 87, ИЛИ 98, ИЛИ-НЕ 92. Аналогично направление Б1 (Б2) обслу- живаетс  элементами И-НЕ 86, ИЛИ 97, ИЛИ-НЕ 91 и 94 (элементами И-НЕ 89, ИЛИ 199, ИЛ1ЬНЕ 93 и 95 На -этих же элементах осущест- . вл етс  формирование особых ситуаций , сигналы о наступлении которых поступают по лини м 24, а выдаютс  в блоки 4, 6, 10 по лини м 42, 55 и 53.

Блок 10 коммутации режима предназначен дл  формировани  сигналов текущего режима в услови х обслуживани  множества (в рассматриваемом примере - двух приемных и двух передающих ) направлений, способных работать в одном из заданных режимов. Блок 10 представл ет собой коммутатор линий 37, 35 и 42 по адресам в лини х 33.

Блок 1 1 регистров- команд и состо ний предназначен дл  хранени  следующих команд (фиг.5): Разрешение прерывани  (шины 34), Управление режимом работы (шины 33) и Разрыв данных (шины 32). Запись этих команд в регистры 100-103 осуществл етс  процессором передачей сигналов по разр дам 06, 0 1 ин- ны 25.

Команда Разрешение прерывани  действует обычным образом, разреша  или запреща  прерывание процессора со стороны устройства. Команда Управление режимом работы задает режим работы канала: режим прерывани  (низкий уровень в. линии 33) или режим пр мого доступа к пам ти (высокий уровень в линии 33). Команда Разрыв данных используетс  при работе с лини ми св зи, оснащенными модемами, и-служит как команда включени  (отключени ) модема.

Устройство работает следующим разом.

Обмен данными между ЭВМ и лини ми св зи устройство может осуществл ть . в режиме прерывани  (сканировани ) и в режиме пр мого доступа к пам ти.

Пти режимы определ ют пор док работы устройства с ЭВМ после приема 0айта данных из вход щей линии св зи и после выдачи байта данных в исход щую линию св зи.

Режим работы задаетс  программой ВМ путем записи в регистры 100- J03 блока 11 соответствующей управ-  ющей информации. Передача инфор- ации из ЭВМ в режиме прерываний сущеетвл етс  следующим образом фиг.5 Ь

Процессор стандартно устанавлива- т регистр 114, возбужда  линию 34.2

разреша  передачу в одну из двух иний8 например в линию 20.1. Поскол iiy передатчик блока 9 готов к передаче , единичный сигнал его готовности по линии 35.2 поступает через блок 1.0 в блок 4 (лини  41,2) как сигнал lanpoca прерывани . Блок 4 при наличии разрешающего сигнала в линии 34.2 определ ет старшинство приори- ета этого запроса и формирует в линии 50 сигнал запроса прерывани  1ШР, который запускает блок 5 и чере узел 18 выдаетс  на шину 19 как сиг- ал требовани  прерывани  процессора ТПР.

Процессор выдачей в линии 28.1 и Ј8.2 сигналов разрешени  прерывани  ППР1 и Ввод запускает блоки 5 и 10 Да формирование последовательности Сигналов дл  выдачи через узел 18 йа шины 19 вектора прерывани , который сформировал блок 6 по коду на Лини х 54.

Далее процессор выдает в устройство байт данных дл  передачи в линию 20.1. Дл  этого процессор, обраща сь к регистру данных блока 9, Выдает на шину 19 в информационной части цикла Вывод байт данных, Который заноситс  в регистр данных Передатчика сигналом в линии 40.}7 сформированным блоком 10 по сигналу блока 1 в линии 37.2. Дальнейшую передачу этого байта блок 10 осуществл ет самосто тельно, а после передачи его вновь устанавливает сигнал в линии 35.2 дл  получени  следующего байта и т.д. Этот процесс повтор етс  вплоть до-сброса процес сором регистра 100.

Прием информации в ЭВМ в ре}киме прерывани  осуществл етс  в аналогичной последовательности (фиг.7). Установкой регистра 102 программа

5

0

5

0

5

0

5

0

5

разрешает прерывание процессора после приема байта информации из линии 21.1. В момент завершени  приема байта из линии 21.1.блок 9 формирует сигнал в линии 35.1, запускающий процедуру прерывани  процессора, котора  осуществл етс  аналогично описанному выше. При чтении процессором содержимого регистра данных приемника блока 9 может быть прочитано содержимое регистра ошибок блока 9, выдаваемое на 12-15-е разр ды шины 19 через шинные усилители узла 14.

Прерывани  процессора будут вызыватьс  после приема из линии очег редных байтов (по вление сигнала в линии 35,1), пока установлен регистр 102.

Работа устройства в режиме пр мого доступа к пам ти осуществл етс  следующим образом,

Дл  работы в режиме пр мого доступа разр д D2 регистра 100 (101) должен быть установлен, после чего сигнал в линии 33.1 (33.2) установит блоки 7 и 10 в состо ние режима пр мого доступа. При этом блок 7 подключитс  к УУПД лини ми 22-24, а в блоке 10 произойдет отключение линии 37 и 35 и подключение линий 42 к выходам 30, 40 „ 41 и 47 блока 10.

При передаче данных из ЭВМ (фиг.8) по сигналу готовности передатчика в линии 35.2 (регистр данных передатчика пуст) блок 7 выраба-- тывает запрос пр мого доступа (ЗПД), который подаетс  по линии 22.2 в УУПД. УПД, проделав необходимые операции дл  организации пр мого доступа к пам ти, выдает сигнал пре- доставлени  пр мого доступа (ППД) по линии 23,2 и сигнал кода операции Запись (ЗП) по линии 23.5. По сигналу ППД блок 7 снимает сигнал ЗПД (лини  22.2). Сигнал ЭП в линии 23.5 указывает на наличие байта данных на шинах 25, поступивших через узел 13 с тин 19, и стробирует запись этого байта в регистр данных передатчика блока 9 по линии 40,1. После передачи байта из регистра данных передатчик блока 9 вновь формирует сигнал в линии 35.2, запуска  очередйой цикл чтени  ОЗУ в режиме пр мого доступа. Число, таких циклов пр мого доступа определ етс  программой,, осуществл ющей передачу информации в линию 20.1 св зи и записавшей в УУЛД либо число байтов сообщени , либо другие услови  завершени  передачи.

При наступлении этих условий УУЩ формирует сигнал Конец блока (Кбл) в линии 24.1 либо сигнал наступлени  некоторого событи Ф (лини  53) вместе с кодом событи  на лини х 55. Эти сигналы поступают в блок 4 и вызывают прерывание процессора по стандартной процедуре, описанной выше . При кодировании вектора прерывани  блок 6 учитывает событи , зашифрованные состо нием линий 55, так что программа процессора легко определ ет причину завершени  передачи.

Прием данных из линии св зи в ЭВМ (фиг.9) осуществл етс  аналогичным образом. При приеме данных приемник блока 9 формирует сигнал готовности на линии 35,3, который трансформируетс  в блоке 7 в сигнал ЗПД на линии 22.1, Поступающие из УУПД по лини м 23.1 (сигнал ППД) и 23.6 (сигнал Чтение) сигналы после прохождени  через блоки 7 и 10 преобразуютс  в сигнал Чтение приемника , стробирующий выдачу содержи- мого регистра данных на шины 27 (лини  30.1) и открывающий по линии 47 канальные приемопередатчики узла 13 на передачу данных с шин 25 на шины 19. Одновременно сигнал в линии 30.1 открывает шинные усилители узла 14 дл  передачи на шины 19 в разр дах 12-15 состо ни  регистра ошибок блока 9.

Claims (2)

1. Устройство дл  сопр жени  ЭВМ с лини ми св зи, содержащее блок канальных усилителей, группа входов- выходов которого  вл етс  группой входов-выходов устройства дл  подключени  к адресно-информационным и управл ющим шинам ЭВМ, блок дешифрации адресов и команд, перва , втора  и треть  группы информационных входов которого соединены соответственно с первой, второй и третьей группами выходов блока канальных усилителей, а перва  группа вы- : ходов - с группой синхронизирующих входов блока регистров команд и состо ний, первой группой выходов и группой информационных входов подключенного соответственно к первой группе входов и второй группе выходов

0 блока канальных усилителей, втора  группа выходов и втора , треть  и четверта  группы входов которого подключены соответственно к группам информационных входов и выходов па5 ралдельного кода и группам выходов сигналов ошибки и готовности блока приемопередачи, группы информационных входов и выходов последовательного кода которого подключены соответо ственно к первой группе выходов и первой группе информационных входов блока линейных усилителей, втора  группа информационных входов и втора  группа выходов которого  вл ют5 с  соответствующими группами входов и выходов устройства дл  подключени  к информационным выходам и входам соответствующих линий св зи, блок приоритета,группа входов маскирова0 ни  которого соединена с первой

группой выходов блока регистров команд и состо ний, а первый выход - с первым входом блока канальных усилителей и входом разрешени  блока

5 синхронизации, первый, второй выходы и вход пуска которого соединены соответственно с синхронизирующими входами блока формировани  вектора прерывани  и блока приоритета и с

0 соответствующим выходом третьей

группы выходовхблока канальных усилителей , генератор тактовых импульсов , первый к второй выходы которого соединены соответственно с тактовыми

5 входами блока приоритета и блока

приемопередачи, входом сброса подключенного к первому выходу блока дешифрации адресов и команд и входу сброса блока регистров команд и сос0 то ний, причем группа выходов блока формировани  вектора прерывани  соединена с второй группой входов блока канальных усилителей, отличающеес  тем, что, с целью расши5 рени  функциональных возможностей устройства путем обеспечени  обмена с лини ми св зи в режимах прерывани , сканировани  готовностей и пр мого доступа к пам ти, в устройство

11

введены блок коммутации режима и блок формировани  сигналов пр мого доступа, причем группа разрешающих входов и перва  группа выходов запросов блока формировани  сигналов пр мого доступа  вл ютс  входами и выходами устройства дл  подключени  к шинам запроса и предоставлени  пр мого доступа, а втора , треть  и четверта  группы выходов и группа входов блокировки блока формировани  сигналов пр мого доступа соответст- в4нно соединены с первыми группами информационных входов блока формировани  вектора прерывани  и блока выбора режима, группой входов условий останова пр мого доступа и первой группой выходов блока приоритета, втора  группа выходов, вход сброса группа входов запроса которого

10

15

20

35

подключены соответственно к второй группе информационных входов блока формировани  вектора прерывани , пер- вЬму выходу блока дешифрации адресов 25 и команд и первой группе выходов коммутации режима, втора  и треть  группы выходов и втора  группа информационных входов которого подключены соответственно к группам -JQ входов чтени  и записи и группе выходов сигналов готовности блока приемо- передачи, группа входов готовности кЬторого соединена с третьей группой выходов блока линейных усилителей , группа разрешающих входов блока линейных усилителей подключена к второй группе выходов блока регистров команд и состо ний и п той группе входов блока канальных усилителей , шеста  группа входов которого соединена с третьей группой выходов блока регистров команд и состо ний, группой управл ющих входов блока коммутации режима и группой разре- 45 шающих входов блока формировани  сигналов пр мого доступа, группой входов запросов подключенного к группе выходов сигналов готовности блока лриемопередачи, втора  группа выхо- 50 дов и треть  группа информационных входов блока коммутации режима соединены соответственно с седьмой группой входов блока канальных усилителей и второй группой выходов блока gg Дешифрации адресов и команд, треть  группа выходов, второй и третий выходы и информационный вход которого Подключены соответственно к восьмой

153639312

группе входов, второму и третьему входам блока канальных усилителей и первому выходу блока синхронизации, вход еброса которого соединен с первым выходом блока дешифрации адресов и команд, а синхронизирующий вход и первый и третий выходы - соответственно с третьей группой выходов и четвертым и п тым входами блока канальных усилителей, шестым входом подключенного к выходу блока коммутации режима, синхронизирующий вход которого соединен с первым выходом блока синхронизации (

2. Устройство по п.1, о т л и - чающеес  тем, что блок формировани  сигналов пр мого доступа содержит группу узлов управлени  обменом и узел шифрации кода событи ,- причем вход задани  режима пр мого доступа и вход готовности каждого узла управлени  обменом группы соединены соответственно с группой входов задани  режима блока и группой входов запросов блока, а входы предоставлени  пр мого доступа, направлени  передачи и конца блока массива - с группой входов разрешени  блока, перва  и втора  группы входов узла шифрации кода событи  соединены соответственно с группой входов разрешени  блока и группой входов блокировки блока, а перва  и втора  группы выходов узла шифрации кода событи  образуют соответственно четвертую и вторую,группы выходов блока, выход и группа выходов каждого узла управлени  обменом группы соединены соответственно с первой и третьей группами выходов блока.

40

3, Устройство по пп,1 и 2, о т - личающеес  тем, что узел управлени  обменом содержит элемент И-НЕ, элемент ИЛИ и элемент ИЛИ-НЕ, причем первый, второй и третий входы элемента И-НЕ  вл ютс  соответственно входами задани  режима пр мого доступа, готовности и предоставлени  пр мого доступа узла, а выход - выходом узла, первые входы элементов ИЛИ и ИЛИ-НЕ соединены с входом предоставлени  пр мого доступа узла, вторые входы - соответственно с входами направлени  передачи и конца блока массива, эвыходы образуют группу выходов узла.

3, Устройство по пп,1 и 2, о т - личающеес  тем, что узел управлени  обменом содержит элемент И-НЕ, элемент ИЛИ и элемент ИЛИ-НЕ, причем первый, второй и третий входы элемента И-НЕ  вл ютс  соответственно входами задани  режима пр мого доступа, готовности и предоставлени  пр мого доступа узла, а выход - выходом узла, первые входы элементов ИЛИ и ИЛИ-НЕ соединены с входом предоставлени  пр мого доступа узла, вторые входы - соответственно с входами направлени  передачи и конца блока массива, эвыходы образуют группу выходов узла.

ttlHtl

ел

О)

о en

U-)

фиг. 7

35.2 223

23.2

23.5

40.1

25

-УГЪ

Off Т

43.1

7

241

50

13

28.2

28.1

43 Z7

X /few У }

т

L

 

фиг 8

ЧЧ.1 D

181ППР1

Фиг.9