SU723560A1 - Устройство дл обмена информацией - Google Patents

Description

Изобрееение относитс  к вычислительной тех нике и может быть использовано дл  организации обмена между вычислительными и периферийными устройствами. Известны устройства дл  обмена данными, содержащие коммутатор, подключенный к блок передачи данных, св занному с числовыми матрицами адресного накопител , регистр адреса, буферный накопитель с ассоциативньш поиском счетчик и регистра номеров терминалов и выполн ющие функции управлени  между центральным вычислителем и периферийными устрой ,ствами 1 . Недостатки устройства - сложность и низка  надежность. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  передачи информации, содержащее блок хранени  и поразр дный передачи кода приоритета, ключ, выходной генератор сигналов, подключенный к источнику информации и каналу св зи , входной каскад,подключенный; ко входу с каналом св зи, а по выходу с блоком обнаружени  сигнала единицы и блоком обнаружени  паузы , св занного с блоком хране 1ШЯ к поразр дной передачи кода приоритета 2. Недостатками устройства  вл ютс  ограниченные функциональные возможности, допускающие только передачу информации и при том только по инициативе источника информации , а также низка  пропускна  способность из-за необходимости последовательной передачи многоразр дного двоичного кода приоритета при каждом установлении информационной св зи. Цель изобретени  - повышение пропускной способности и расширение функциональных возможностей устройства обмена за счет обеспечени  возможности ввода информации с инициативой обмена, исход щей как от приемника , так и от передатчика информации. Цель достигаетс  тем, что в устройство дл  обмена информацией, содержащее дешифратор собственного адреса, блок приема, первые вход и выход которого подключены соответственно к первому входу устройства и через блок обнаружени  паузы к первому входу блока формироваши сигналов приоритета, и блок выдачи информации, первый вход и выход которого  вл ютс  соответственно информационными входом и выходом устройства,, введень схема сравнени , счетчик сообщений, блок формиров ни  запроса, первые вход и выход которого соединены соответственно с первым входом и выходом схемы сравнени , а второй и третий выходы - соответствейно со вторыми входами блока выдачи информации и блока ф мировани  сигналов приоритета, соединенного первым выходом со вторым входом блока формировани  запроса, блок синхронизации, группа входов и выходов которого  вл етс  соответствующими входами и выходами устройства , выход - соединен через счетчик сооб щений со вторым входом схемы сравнени , а вход - со вторым входом блока формировани  запроса, и блок фор жровани  управл ющих сигналов, группа выходов которого  вл етс  группой управл ющих выходов устройства , первый и второй входы - соответственн соединены со вторым выходом блока приема и вторым входом схемы сравнени , а управл  ющие вход - с управл ющим входом блока информации и через дешифратор соответственн адреса с третьим выходом блока приема, вход и выход приоритета блока формировани  сигналов приоритета  вл ютс  соответственно вхо дом и выходом приоритета устройства, третий вход блока формировани  запроса  вл етс  входом запроса устройства, а также тем, что блок формировани  запроса содержит триггер входы которого  вл ютс  соответственно первым и третьим входами блока, а первый выход - третьим выходом блек а, элемент И, щифратор вектора обмена и регистр вектора обмена, выходы которого соединены соответственно с первыми выходом блока и входом элемента И, подключенного выходом ко второму выходу блока, а первый и второй входы - соответственно со вторым выходом три гера и выходом шифратора вектора обмена, вход которого подключен к тактирующему входу регистра вектора обмена и третьему входу блока, второй вход элемента И  вл етс  вторым входом блока. Кроме того, блок формировани  сигналов приоритета содержит датчик приоритета, соединенный выходом со входом первого элемента И, упралв ющий вход -которого подключен к выходу триггера и управл ющему входу второго элемента И, выход которого  вл етс  первь1м выходом блока, выход первого элемента И соединен с первым входом схемы сравнени  и через диод разв зки с выходом приоритета блока и вторым входом схемы сравнени , выход ко торой подключен ко входам второго и третьего элемента И, вход четвертого элемента И  вл етс  вторым входом блока, управл ющие 4 входы третьего и четвертого элементов И соединены с первым входом блока, вход приоритета которого подключен ко второму входу схемы сравнени . Кроме того, блок синхронизации содержит элемент задержки и элементы И причем управл ющие входы первого, второго и третьего элементов И соединены с Зотравл ющим входом блока, первый вход которого подключен к первым входам четвертого и п того элементов И, выход первого элемента И соединен через элемент задержки со вторым входом п того элемента И и входом третьего элемента И, выходом соединенного со входом второго элемента И, выход которого Подключен ко второму входу четвертого элемента И, соответстчующим входу и выходу из группы входов и выходов блока, выход п того элемента И соединен со входом первого элемента И, первым выходом блока и соответствующими входом и выходом из группы входов и выходов блока. На чертеже представлена блок-схема устройства , содержащего блок 1 формировани  запроса , блок 2 формировани  сигналов приоритета, блок 3 приема, блок 4 обнаружени  паузы, блок 5 синхронизации, .счетчик 6 сообщений, схема сравнени  7, блок 8 выдачи информации, дешифратор 9 собственного адреса, блок 10 формировани  )шравл ющих сигналов и канал св зи 11. Блок 1 включает шифратор 12 вектора обмена, регистр 13 вектора обмена, триггер 14 и элемент 15 И. Блок 2 содержит датчик 16 приоритета, триггер 17, элементы 18,19 и 20 И, схему сравнени  21, диод 22 разв зки и элемент 23 И. Блок 5 синхронизации содержит элементы 24, 25, 26 и 27 И, элемент задержки 28 и элемент 29 И. Блок 1 предназначен дл  формировани  вектора обмена и сигнала запуска блока 2 по сигналу требовани , поступающего от источника запроса. Вектор обмена представл ет собой код, задающий, адрес устройства, с которым предстоит обмен информацией, направление обмена (ввод или вывод информации относительно данного устройства) и количество сообщений, передаваемых (принимаемых) в процессе обмена . Блок 2 служит дл  хранени  и передачи в канал св зи 11 сигналов приоритета, приписанного данному устройству. Блок 3 осуществл ет вьщелекие из сообщений в канале св зи 11 информации о состо нии канала (зан т - не зан т), адресной информации (кто вызываетс  на обмен), а также информаци  о направлении обмена. Блок 4 предназначен дл  обнаружени  состо ни  незан тое™ канала св зи 11. Блок 5 сл)окит дл  приема и передачи в канал св зи И управл ющих сигналов с целью aвтocинxpoниJaции приема - передачи сообщейий в процессе обмена. Счетчик 6 производит подсчет количества сообщений в процессе обмена . Схема сравнени  7 осуществл ет сравнение количества переданных-прин тых сообщений с количеством, указанном в векторе обмена. Блок 8 предназначен дл  передачи в канал св зи 11 данных от источника запроса, а также кодов адреса и направлени  передачи, поступающих из блока 1. Дешифратор 9 декодирует адрес, приписанный данному устройству. Блок код вырабатывает управл ющие записи - чтени , поступающие в источник запроса в зависимости от кода направлени  передачи, состо ни  счетчика и выхода дешифратора собственного адре са. При помощи канала св зи 11 устройства осуществл ют обмен информацией. Устройство осуществл ет обмен информацией в двух режимах - активном или пассивном . В активном режиме обмен осуществл етс  по собственной инициативе устройства. В этом случае устройство формирует и выдает в канал св зи 11 адрес устройства, с которым предстоит организовать св зь, направление обмена (ввод или вывод), сигнал синхронизации а также в зависимости от направлени  обмена принимает или выдает информацию в виде сообщени  (например, побайтно), которые подсчитываютс  в процессе обмена. В пассивном рюжиме устройство осуществл ет ввод-вывод информации по инициативе извне, т.е. другого устройства, работающего в активном режиме. Устройство работает следующим образом. Пассивный режим. В исходном состо нии триггер 17 и счетчик 6 наход тс  в состо нии О. При по влении в канале св зи 11 собственного адреса последний декодируетс  в дещифраторе 9 и поступает на вход блока 10 и на управл ющие входы элементов 25, 26 . и 29 И. При этом сигнал синхронизации, подтверждающий распознавание своего адреса (квитанци  1) с выхода элемента 29 И через открытый элемент 25 И поступает в канал св зи 11. Через некоторое врем  сигнал синхронизации (квитанци  2), указывающий о достоверной информации в канале св зи 11, от устрой ства, работающего в активном режиме,.посту пает на вход элемента задержки 28 через открытый элемент 26 И. Сигнал с выхода элемента задержки 28 через врем  задержки поступает на инверсный вход элемента 29 И и снимает на его выходе квитирующий сигнал. После этого устройство, работающее в активном режиме, снимает свой сигнал синхронизации (квитанци  2), по которому с выхода блока 5 счетчик 6 переходит в следующее состо ние. Так осуществл етс  процесс автоси хронизации обмена сообще1шем двух устройст

Claims (2)

1. при котором блок 10 в зависимости от кода направлени  обмена вырабатывает сигнал чтени  либо записи. По сигналу чтени  сообщение от источника зпроса через блок 8 поступает в канал св зи 11, а при сигнале записи информации из канала св зи 11 через блок 3 поступает в источник информации. Сигнал с выхода дещифратора 9 служит дл  инвертировани  кода направлени  обмена в блок 10, поскольку направлени  обмена фиксируетс  относительно устройства, работающего в активном режиме. Процесс автосинхронизации передачи остальных сообщений происходит аналогичным образом. Конец обмена определ етс  сн тием кода адреса данного устройства в канале св зи 11. Активный режим. В исходном состо нии счетчик 6, триггер 17, регистр 13 наход тс  в состо нии О, триггер 14 - в состо нии Требование на обмен информацией поступает oi источника запроса на вход шифратора 12, с выхода которого вектор обмена поступает на информационный ВХОД регистра 13. Этот же сигнал требовани  поступает на нулевой установочг ный вход триггера 14, устанавлива  его в состо ние О, и тактирующий вход регистра 13, записыва  в него сформированный вектор обмена . Информащ1  о количестве сообщений с первого выхода регистра 13 поступает на вход схемы сравнени  7, а со второго выхода информаци  об адресе и направлении передачи поступает на вход элемента 15 И. Сигнал логическа  1 с инверсного выхода триггера 1 4 поступает на второй вход элемента 20 И блока 2. Момент перехода канала св зи И в состо 1ше пауза (свободное состо ние) фиксируетс  блоком 4 вьщачей сигнала, поступа- . ющего через элемент 20 И на единичный вход триггера 17. Сигнал логическа  1 с пр мого выхода тииггера 17 открывает элементы 18 и 19 И. Значение приоритета с выхода датчика 16 через открытый элемент 18 И поступает на вход схемы сравнени  21 и диод 22. Если в это врем  приоритет, поступающий из канала св зи 11 на другол вход схемы сравнени  21 и идод 22, установленный другим устройством , в момент обнаружени  паузы ниже чем приоритет рассматриваемого устройство или в канале приоритет вовсе не установлен, то диод 22 откроетс  и через него сигнал приоритета с выхода элемента 18 И поступит в канал св зи 11. При этом на входы схемы сравнени  21 поступают одинаковые значени  приоритетов и на ее выходе формируетс  сигнал логическа  1, который через открытый элемент 19 И поступает на входы блоков 5 и 1. В случае, когда в канале св зи 11 устанавливаемый приоритет выше чем приоритет рассматриваемого устройства, то диод 22 будет закрыт, а на входах схемы сравнени  21 будут разные значени  сигналов приоритетов. При этом на выходе схемы сравнени  21 будет сигнал логическа  О, который закроет злемент 19 И и при сн тии входного сигнала с блока 4 установит триггер 17 в нулевое состо ние с помощью элемента 23 И. Пол рност диода 22 в блоке 2 показана дл  случа  задани  приоритетов напр жением положительной пол рности. Сигнал, поступающий на вход блока 1. с выхода; блока 2 открывает элемент 15 И, через который коды адреса и направлени  передачи передаетс  на вход блока 8, а через него в канал св зи 11. После этого происходит процесс автосинхронизации переда ш сообщений . Сигналом с выхода блока 2, поступающего на вход блока 5, открьшаютс  элементы 24, 27 И. При этом сигнал синхронизации (квитан ци  1), приход щий через канал св зи 11 от устройства, распознавшего свой адрес, поступает через злемент 24 И на вход элемента задерж ки 28. Задержанный сигнал с выхода элемента задержки 28 поступает через элемент 27 И в канал св зи И в виде ответного сигнала синхронизации (квитанци  2). Сн тие входного сигнала синхронизации вызывает сн тие с задер жкой ответного сигнала синхронизации, которое переводит счетчик 6 з следующее состо ни В процессе обмена сигналами синхронизации по выходным управл ющим сигналам блока 10 работа которого происходит аналогично работе в пассивном режиме, происходит выдача сообщений из источника запроса через блок 2 в ка нал св зи 11 либо ввод сообщений, доступающих из канала св зи И через блок 3. Обмен сообщени ми происходит до тех пор пока количество сообщений, записанное в регистре 13, не сравнитс  с переданным количест вом сообщений, подсчитьшаемым счетчиком 6. Момент равенства фиксируетс  схемой сравнени  7. Сигнал с ее выхода, поступающий на единичный вход триггера 14, переводит его в единичное состо ние. При этом сигналом с пр  мого выхода триггера 14 регистр 13 обнулитс , а сигналом с блока 4 триггер 17 установи с  в состо ние О и тем самым будет осуще влен запрет выдачи в канал св зи II сигнала приоритета и сигналов синхронизации. На этом процесс обмена заканчиваетс . Таким образом устройство позвол ет осуществл ть прием и передачу сообщений с одновременным их подсчетом как по собственной инициативе, так и по инициативе других, аналогичных устройств. Сравнение приоритетов 8 за один такт позвол ет повысить быстродействие обмена информацией в целом. Формула изобретени  1. Устройство дл  обмена информацией, содержащее дещифратор собственного адреса, блок приема, первые вход и выход которого подключены соответственно к первому ьходу устройства и через блок обнаружени  паузы к первому входу блока формировани  сигналов приоритета, и блок выдачи информации, первый вход и выход которого  вл ютс  соответственно информационными входом и выходом устройства, отличающеес  тем, что, с целью повыщени  пропускной способности и расцшре1ги  функциональных воз-, можностей за счет обеспечени  возможности ввода информации ,с инициативой источника и получател ,.в устройство введены схема сравнени , счетчик сообщений, блок формировани  запроса, первые вход и выход которого соединены соответственно с первым входом и выходом схемы сравнени , а второй и третий выходы - соответственно со вторыми входами блока выдачи информации и блока формирова1ш  сигналов приоритета, соединенного первым выходом со вторым входом блока формировани  запроса, блок синхронизации, группа входов и выходов которого  вл етс  соответствующими входами и выходами устрой ства, выход - соединен через счетчик сообщений со вторым входом схемы сравнени , а вход - со вторым входом блока формировани  запроса, и блок формировани  управл ющих сигналов, группа выходов которого  вл етс  группой управл ющих выходов устройства , первый и второй входы соответственно соединены со вторым выходом блока приема и вторым входом схемы сравнени , а управл ющий вход - с управл ющим входом блока синхронизации и через дешифратор собственного адреса с третьим выходом блока Приема, вход и выход приоритета блока формировани  сигналов приоритета  вл ютс  соответственно входом и выходом приоритета устройства , третий вход блока формировани  запроса  вл етс  входом- запроса устройства. 2. Устройство по п. 1,отличающее с   тем, что блок формировани  запроса содержит триггер, входы которого  вл етс  соответственно первым и третьим входами блока, а первый выход - третьим выходом блока, элемент И,.шифратор вектора обмена и регистр вектора обмена,выходЬ1 которого соединены соответственно с первыми выходами блока и входом элемента И, подключенного выходом ко второму выходу блока, а первый и второй входы - соответственно со вторым выходом триггера и выходом шифратора вектора обмена , вход которого подключен к тактирующе му входу регистра вектора обмена и третьему входу блока, второй вход элемента И  вл етс  вторым входом блока. 3. Устройство по п. 1, о т л и ч а ю щ ее с   тем, что блок формировани  сигналов приоритета содержит датчик приоритета, соединенный выходом со входом первого элемента И, управл ющий вход которого подключен к выходу триггера и управл ющему входу вто рого элемента И, выход которого  вл етс  первым выходом блока, выход первого ЭЛЕмента И соединен с первым входом схемы сравнени  и через диод разв зки с выходом приоритета блока и вторым входом схемы сравнени , выход которой подключен ко входам второго и третьего элемента И, вход 4etвертого элемента И  вл етс  вторым входом блока, управл ющие входы третьего и четвертого элементов И соединены с первым входом блока, вход приоритета которого подключен ко второму входу схемы сравнени . 7 10 4. Устройство по п. 1, о т л и ч а ю щ ее с   тем, что блок синхронизации содержит элемент задержки и элементы И, причем управл ющие входы первого, второго и третьего элементов И соединены с управл ющим входом блока, первый вход которого подключен к первым входам четвертого и п того элементов И, выход первого элемента И соединен через элемент задержки со вторым входом п того элемента И и входом третьего элемента И, выходом соединенного со входом второго элемента И, выход которого подключен ко второму входу четвертого элемента И, соответствующим входу и выходу из группы входов и выходов блока, выход п того элемента И соединен со входом первого элемента И, первым выходом блока и соответствующими входом и выходом из группы входов и выходов блока. Источники информащ1и, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 399864, кл. G 06 F 13/00, 1971.
2. 2.Авторское свидетельство СССР № 291199, кл. G 06 F 9/00, 1968 (прототип). .