SU1211747A1 - Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе - Google Patents

Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе Download PDF

Info

Publication number
SU1211747A1
SU1211747A1 SU843764918A SU3764918A SU1211747A1 SU 1211747 A1 SU1211747 A1 SU 1211747A1 SU 843764918 A SU843764918 A SU 843764918A SU 3764918 A SU3764918 A SU 3764918A SU 1211747 A1 SU1211747 A1 SU 1211747A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
information
trigger
group
Prior art date
Application number
SU843764918A
Other languages
English (en)
Inventor
Сергей Владимирович Горбачев
Людмила Ивановна Сакун
Original Assignee
Ленинградский Институт Авиационного Приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Институт Авиационного Приборостроения filed Critical Ленинградский Институт Авиационного Приборостроения
Priority to SU843764918A priority Critical patent/SU1211747A1/ru
Application granted granted Critical
Publication of SU1211747A1 publication Critical patent/SU1211747A1/ru

Links

Landscapes

  • Communication Control (AREA)

Description

ма информации, выход счетчика каналов соединен с адресными входами дешифратора разрешени , входного мультиплексора,мультиплексора сопровождени  и мультиплексора запросов соответственно, синхровход , счетчика каналов соединен с выходом генератора синхроимпульсов вход записи счетчика каналов соединен с шестым выходом дешифратора управлени , второй вход и выход первого элемента ИЛИ соединены соответственно с выходом первого элемента И и входом сброса триггера установки, инверсный выход которо го соединен с первым входом второго элемента И,выход и второй вход которого соединены соответственно с третим выходом прерошани  устройства и выходом третьего элемента И, группа входов которого соединена с вькодам элементов И-НЕ первой группы, первые входы кото)ых соединены с первыми входами элементов И-НЕ второй Группы и с одноименными выходами регистра запросов и образуют вьиод запросов устройства, выходы и вторы входы элементов И-НЕ второй группы соединены соответственно с группой входов первого элемента Икс выходами группы элементов НЕ, группа входов которых образует вход квитировани  устройства и соединена с вторыми входами элементов И-НЕ первой группы, отличающеес  тем, что, с целью повьшени  быстродействи  за счет анализа сигналов подтверждени  непосредственно в
Изобретение относитс  к вычислительной технике, а именно к устройствам дл  сопр жени  процессоров и может найти применение при организации обмена информацией между процессорами в многопроцессорных вычислительных системах и локальных вычислительных сет х с произвольной конфигурацией.
Целью изобретени   вл етс  повышение быстродействи  за счет увеличени  пропускной способности при выдаче информации.
747
устройстве-передатчике, в него введены сумматор по модулю два, триггер подтверждени , триггер ошибки, второй и третий элементы ИЛИ, четвё р- тый и п тый элементы И и элемент НЕ, перва  группа входов сумматора по модулю-два образует вход подтверждений устройства, втора  группа входов сумматора по модулю 2 соединена с группой выходов регистра запросов и с группой входов второго элемента ШШ, «а группа выходов . сумматора по модулю два образует третий информа-. ционный выход устройства и соедин етс  с группой входов третьего элемента ИЛИ, выход которого соединен с первьм входом четвертого элемента И и через элемент Н с первым входом п того элемента И, второй вход и выход которого соединены соответственно с выходом второго элемента ШШ и синхровходом триггера подтверждени , выход которого образует четвертый выход прерывани  устройства, вход установки триггера подтверждени  соединен с входом установки триггера ошибки и подключен к п тому выходу дешифратора управлени ,вход сброса триггера подтверждени  соединен с вторым входом четвертого элемента И и подключен к первому выходу дешифратора управлени , выход четвертого элемента И соединен с синхровходом триггера ошибки, вход сброса и выход которого соединены соответственно с четвертым выходом дешифрато ра управлени  и с п тым выходом прерывани  устройства.
На фиг. I показана структурна  схема устройства сопр жени ; на фиг. 2 - временные диаграммы передачи слова информации; на фиг. 3 - алгоритм работы ЭВМ в случае, передачи слова при использовании предлагаемого устройства.
На фиг. 1 прин ты следующие обозначени : регистр 1 запросов регистр 2 вьздачи информации, триггер 3 установки , дешифратор 4 управлени , триггер 5 ответа, регистр 6 приема инфор- .мации, буферньй усилитель 7 информа3
ции, мультиплексор 8 запросов, мультиплексор 9 сопровождени , входной мультиплексор 10, дешифратор 11 разр . шени , счетчик 12 каналов, генератор 13 синхроимпульсов, первьш элемент ИЛИ 14, первьш элемент И 15, второй элемент И 16, третий элемент И 17, перва  группа 18 элементов И-НЕ, втора  группа 19 элементов И-НЕ, группа 20 элементов НЕ, сумматор 21 по модулю два, триггер 22 подтверждени , триггер 23 ошибки второй элемент ИЛИ 24, третий эле- мент ИЛИ 25, четвертый элемент И 26, п тый элемент И 27, элемент НЕ 28, управл ющий вход .29, первый информационный вход 30, второй информа- ционньй вход 31 устройства, первый информационньй выход 32, второй информационный выход 33, третий ин- формационный выход 34, первьй выход 35 прерывани  устройства, второй выход 36 прерывани , третий выход 37 прерывани , четвертый выход 38 прерьшани , п тый выход 39 преры- вани , вход 40 сопровождени , вход 41 запросов, выход 42 квитировани , выход 43 запросов, вход 44 подтверждений , вход 45 квитировани , выход 46 сопровождени , выход 47 подтверж- дений.
На фиг. 2 прин ты следующие обозначени : А - диаграмма на четвертом выходе дешифратора 4 управлени , Б - диаграмма на выходе второго элемента ИЛИ 24, В - диаграмма на входе 44 подтверждений устройства, Г - диаграмма на выходе третьего элемента ИЛИ 25, Д - диаграмма на выходе п того элемента И 27, Е - диаграмма на выходе триггера 22 подтверждени  Ж - диаграмма на первом выходе дешифратора 4 управлени , И - диаграмма на выходе четвертого элемента И 26, К - диаграмма на выходе триггера 23 ошибки.
Регистр 1 запросов устройства сопр жени  предназначен дл  хранени  в течение всего сеанса св зи унитарных кодов одного или нескольких физических каналов св зи с другими (смежными) устройствами сопр жени , по которым должна передаватьс  информаци  в данном сеансе св зи. N выходов регистра 1 запросов  вл ютс  выходом 43 запросов, каждый из которых соединен с одним из смежных устройств сопр жени , а именно с одним из их входов запросов.
47
Регистр 2 выдачи информации используетс  дл  выдачи слова информации другим смежным устройствам.Разр дность его выхода,  вл ющегос  первым информационным выходом 32 устройства, соответствует разр дности передаваемого слова, которое после записи в регистр 2 по вл етс  на его выходе. Первьш информационный выход 32 должен подключатьс  к каждому из смежных устройств, а именно к одному из вторых информационных входов каждого из них.
Триггер 3 установки рбеспечивает формирование сигнала сопровождени , свидетельствующего дл  смежных устройств об установке на первом информационном выходе 32 нового передаваемого слова. Пр мой выход триггера 3 установки  вл етс  выходом 46 сопровождени  и соединен со всеми смежными устройствами, а именно с одним из входов сопровождени  каждого из них. Второй выход триггера 3 установки,  вл ющийс  инверсным, соединен с первым входом второго элемента И 16. Первьй вход триггера 3 установки  вл етс  синхронным. По заднему фронту управл ющего сигнала, поступающего на первьй вход, триггер 3 устанавливаетс  в единичное состо ние. Дл  этого на вход Д (ыа фиг. 1 не показан ) должен подаватьс  посто нньй сигнал 1.
Дешифратор 4 управлени  предназначен дл  формировани  на своих выходах управл ющих сигналов, обеспечивающих изменение состо ни  элементов пам ти данного устройства в соответствии с управл ющей информацией, поступающей на его вход от собственной ЭВМ через управл ющий вход 29 устройства. Первьй выход дешифратора 4 управлени  соединен с управл ющим входом регистра 2 выдачи информации, с синхровхо- дом триггера 3 установки, со входом сброса триггера 22 подтверждени  и с вторым входом четвертого элемента И 26 и предназначен дл  передачи управл ющего сигнала записи в регистр 2 нового слова информации и установки триггера 3 в единичное состо ние, триггера 22 подтверждени  в нулевое состо ние и, через четвертый элемент 26 И, триггера 23 ошибки в единичное состо ние. Второй выход дешифратора 4 соединен с входом записи регистра 6 приема информации и с установочным входом триггера 5 ответа и предназначен дл  вьщачи сигнала записи нового слова информации в регистр 6 и установки в единичное состо ние триггера 5 ответа. Третий выход дешифра- г тора 4 соединен с входом стробирова- ни  буферного усилител  информации 7 и с синхронным входом сброса триггера 5 ответа и предназначен дл  выда- чи управл ющего сигнала считывани  tO прин того слова с выхода регистра 6 передачи его через буферный усилитель 7 на второй информационный выход 33 устройства в ЭВМ, а также перевода триггера 5 ответа в нулевое (j состо ние. Четвертый выход дешифратора 4 соединен с входом записи регистра 1 запросов и с входом.сброса триггера 23 ошибки и обеспечивает передачу в регистр 1 управл юще- 20 го сигнала записи информации, котора  после этого по вл етс  на его выходах, и устанавливает триггер 23 в нулевое состо ние. П тый выход ешифратора 4 управлени  обеспечи- 25 вает формирование сигнала начальной установки (обнулени ) и соединен с входами сброса регистра 1 запросов и регистра 6 приема информации, с асинхронным входом сброса , триггера 5 ответа, первым установочным входом триггера 22 подтверждени  и с первым входом первого элемента ИЛИ 14. Шестой выход дешифратора 4 управлени  соединен с управл ющим входом счетчика 12 каналов и обеспечивает формирование управл ющего сигнала записи в счетчик 12 информации, котора  после этого по вл етс  на его выходе.
Триггер 5 ответа предназначен дл  формировани  на своем выходе сигнала ответа, свидетельствующего о приеме очередного слова информации от одного из смежных устройств.. Выход триггера 5 ответа,  вл ющийс  выходом 42 квитировани , должен быть соединен со всеми смежными устройствами, а именно с одним из их входов квитировани . Установочный вход триггера 5 ответа  вл етс  асинхронным входом установки триггера 5-в единичное состо ние. Синхронньй вход сброса Tpjirrepa 5
предназначен дл  установки триггера 5 в нулевое состо ние по заданному
ронту поступающего на этот вход импульса . Асинхронньм вход сброса
35
45
50
г O j 0 5 g,
5
5
0
триггера 5 служит дл  сброса Триггера 5 в нулевое состо ние при по влении на нем соответствующего сигнала .
Регистр 6 приема информации обеспечивает хранение прин той извне информации до момента пос- . туплени  либо на его управл ющий вход сигнала загрузки,либо на его установочный вход сигнала начальной установки, по которому выход регистра 6 обнул етс .Группы выходов регистра 6 приема информации соединена с группой входов буферного усилител  7 информации.
Буферный усилитель 7 информации обеспечивает передачу прин той информации в ЭВМ дл  обработки.Группа выходов буферного усилител  7 информации  вл етс  вторым информационным выходом 33 устройства. При поступлении управл ющего сигнала считывани  на управл ющий вход буферного усилител  7 информации его выход открьшаетс  и на нем по вл етс  информаци  с выхода регистра 6. В противном случае выход буферного усилител  7 находитс  в третьем состо нии (высокого импеданса).
Мультиплексор 8 запросов обеспечивает выбор одного из сигналов запроса на установление сеанса св зи, поступивших на один из N его внешних входов, в соответствии с управ- л ющей информацией на своем управл ющем входе. Выход мультиплексора 8 запроса подключен к первому выходу 35 прерывани  устрО|йства и к перво- . му входу счетчика 12 каналов.
Мультиплексор 9 сопровождени  предназначен дл  выбора одного из входов 40 сопровождени -, соединенного с тем смежным устройством, с которым установлен сеанс св зи и от которого принимаетс  информаци . Выход мультиплексора 9 сопровождени  соединен с JBTOpbiM выходом 36 прерывани  устройств а.
Входной мультиплексор 10 обеспечивает выбор одной из групп входов второго информационного входа 31 устройства и передачу информации с него на группу выходов в соответствии с информацией на управл ющем входе.Группа выходов входного мультиплексора 10 соединена с группой входов регистра 6 приема информации.
Дешифратор 11 разрешени  предназнчен дл  формировани  на одном из выходов, которые  вл ютс  выходом 47 .подтверждени , сигнала, подтверждающего установление сеанса св зи с одним из смежных устройств в соответствии с информацией на управл ющем входе. Выходы дешифратора 11 разреше ни  соединены с соответствующими смежными устройствами сопр жени  других ЭВМ, а именно с одним из входов подтверждени  каждого -смежного устройства.
Счетчик 12 каналов предназначен дл  вы влени  запроса, поступащего на вход 41 запросов устройства, а также фиксации кода канала, по которому вы влен запрос, и управлени  в соответствии с этим кодом дешифратором 11 разрешени , входным мультиплексором 10 и мультиплексором 9 сопровождени . Счетчик 12 обеспечивает инкремент кода на своем выходе при поступлении на его синхровход сигнала с выхода генератора 13 синхроимпульсов . Выход счетчика 12 каналов соединен с управл ющими входами дешифратора 11 разрешени , мультиплексора 8 запросов, входного мультиплексора 10 и мультиплексора 9 сопровождени . Кроме того, код канала с выхода счетчика 12 каналов может быть считан в ЭВМ (эта св зь на фиг. 1 не показана), если по алгоритмам обмена требуетс  идентификаци  смежного устройства, с которым установлен сеанс св зи. Разр дность счетчика 12 каналов равна N.
Генератор 13 синхроимпульсов предназначен дл  формировани  непрерьш- ной последовательности синхроимпульсов , которые с его вьпсода поступают на синхровход счетчика 12 каналов.
Первый элемент ИЛИ 14 обеспечивает формирование сигнала сброса триггера 3 установки в нулевое состо ние . Выход первого элемента 14 соединен с установочным входом триггера 3 установки, которьш  вл етс  асинхронным входом.
I .
Первый элемент И 15 обеспечивает формирование управл ющего сигнала, используемого дл  сброса триггера 3 установки при поступлении по входу 45 квитировани  сигналов ответа от всех устройств-приемников передаваемого слова. Выход первого элемента И 15 соединен со вторым входом элемента ИЛИ 14.
5
0
Второй элемент И 16 используетс  дл  выработки управл ющего сигнала, свидетельствующего о готовности устройства сопр жени  к приему от ЭВМ следующего слова дл  переда,чи смежным устройствам сопр жени , с которыми установлен сеанс св зи. Выход второго элемента И 16 подключен к третьему выходу 37 прерывани  устройства.
Третий элемент И 17 обеспечивает формирование управл ющего сигнала, свидетельствующего о том, что все устройства-приемники информации -сн ли сигналы ответа на своих вьгходах квитировани , т.е. на входах 45 квитировани  данного устройства.
Две группы 18 и 19 из N элементов И-НЕ предназначены дл  выделени  тех входов из группы 45 входов квитировани , по которым поступают сигналы ответа от устройств-приемников информации.N выходов первой группы 18 элементов И-НЕ соединены с входами третьего элемента И 17. N выходов второй группы 19 элементов И-НЕ соединены с N входами первого элемента И 15..
Группа 20 из N элементов НЕ обеспечивает инверсию сигналов, поступающих по входу 45 квитировани .N выходов группы 20 элементов НЕ соединены с вторыми входами одноименных элементов И-НЕ второй группы 19.
Сумматор 21 по модулю два предназначен дл  вьшвлени  полученных устройством сигналов подтверждени  поступающих на вход 44 подтверждени  устройства, путем сложени  по модулю два соответственно сигналов с выхода регистра 1 запросов и сигналов с входа 44 подтверждени , подключенных соответственно к второй и к первой группам входов сумматора 21, Разр дность сумматора 21 равна N.Выходы сумматора 21 образуют третий информационный выход 34 устройства и, кроме того, соединены со входами третьего элемента ИЛИ 25.
5
0
5
0
Триггер 22 подтверзкдени  предназначен дл  запоминани  факта установлени  сеаиса св зи между устройством-передатчиком и устройствами-приемниками . Синхронный вход триггера 22 обеспечивает синхронную установку триггера 22 в единичное состо ние по переднему фронту поступающего на него единичного сигнала. Дл  этого
9
на-информационный Д-вход (на фиг. 1 не показан) триггера 22 подаетс  сигнал логической 1. Первый и второй установочные входы триггера 22  вл ютс  асинхронными входами установки триггера 22 в нулевое состо ние . Выход триггера 22 подтверждени  образует четвертый выход 38 прерывани  устройства. Единичный сигнал на этом выходе означает, что все устройства-приемники прислали сигналы подтверждени  и готовы к приему информации.
Триггер 23 ошибки предназначен дл  вы влени  ситуации рассогласовани  между устройством-передатчиком и одним иди несколькими устройствами-приемниками во врем  сеанса. .Син- хронньй вход обеспечивает установку триггера 23 в единичное состо ние по переднему фронту поступающего на него сигнала. Дл  этого на Д-вход (на фиг. 1 не показан) триг1;;ера 23 подаетс  сигнал логической 1. Первый и второй установочные входы триггера 23  вл ютс  асинхронными входами установки триггера 23 в ноль Выход триггера 23 ошибки подключен к п тому выходу 39 прерывани  устройства . Единичное состо ние триггера 23 означает, что один или несколько устройств-приемников информации сн ли свои сигналы подтверждени  и не могут больше принимать информацию .
Предлагаемое устройство может работать в двух режимах: приема и выдачи информации. Дл  установлени  сеанса вьздачи информации на управл ющий вход 29 устройства-передатчика из ЭВМ выдаетс  команда загрузки в регистр 1 запросов информации через первый информационный вход 30 устройства . Команда дешифруетс  на дешифраторе 4 управлени , при этом на его четвертом выходе вьфабатьшаетс  сигнал, поступающий на управл ющий вход стробировани  записи регистра 1 запросов и вход сброса триггера 23 ошибки. По этому сигналу триггер 23 ошибки устанавливаетс  в нулевое состо ние и в регистр 1 запросов загружаетс  код, вьщанный ЭВМ в этот же момент времени на первый информационный вход 30 устройства. Загружаемый код представл ет собой суперпозицию унитарных кодов тех каналов, в которые необходимо выдать один пакет информации. Наличие 1 в со10
1174710
ответствующем разр де регистра 1 запросов означает запрос на установление сеанса с одноименным смежным устройством. Эти сигналы запроса 5 через выход 43 запросов устройства поступают через входы 41 запросов устройств-приемников на входы их мультиплексоров 8 запросов. Сигнал с выхода каждого мультиплексора В запросов поступает в соответствующую ЭВМ через первьй выход 35 прерывани  устрбйства-приемника и останавливает счетчик 12 каналов, на синхро- вход которого поступают импульсы
15 от генератора 13 синхроимпульсов. Код, наход щийс  в счетчике 12,  вл етс  номером канала, по которому поступил запрос. В соответствии с этим кодом дешифратор 11 разрешени 
20 устройства-приемника, выраб.атывает сигнал подтверждени , поступающий на выход 47 подтверждени . Сигналы подтверждени  с всех устройств-приемников приход т на вход 44 уст25 ройства-передатчика. Если по каждому посланному запросу с выхода регистра 1 запросов поступил сигнал подтверждени  , то эти сигналы складываютс  соответственно и на.выходах сумматора 21 по модулю два устройства-передатчика по вл ютс  все нули. Тогда на синхровход триггера 22 подтверждени  через третий элемент ИЛИ 25, элемент НЕ 28, п тьй элемент И 27 поступает сигнал, устанавливающий
35 триггер 22 в единичное состо ние (фиг. 2 диаграммы А-Е). При этом на четвертом выходе 38 прерывани  устройства по вл етс  сигнал, означающий дл  управл ющей ЭВМ установление сеанса св зи. Обнаружив этот сигнал, ЭВМ подает команду записи через управл ющий вход 29 на вход дешифратора 4 управлени  устройства-передатчика и выставл ет первое
слово передаваемого пакета информации на первьй информационньй вход 30, откуда оно поступает на группу входов регистра 2 выдачи информации. Дешифратор 4 выдает сигнал на свой первьй выход. Этот сигнал поступает на вход стробировани  записи регистра 2 выдачи информации, синхровход триггера 3 установки и второй установочный вход триггера 22 подтверж55 дени . Тем самым обеспечиваетс  запись первого слова информации в регистр 2 и выдачи этого слова на первьй информационный выход 32
30
40
50
11
устройства, установка триггера 3 установки в единичное состо ние и выдача сиг нала с первого его выхода .на выход 46 сопровождени , сброс в ноль триггера 22 подтверждени  Чфиг. 2, диаграммы Е и Ж). Устрой ство -приемник получает переданные с выходов 46 и 32 устройства-передатчика соответственно сигнал сопровождени  на свой вход 40 сопровождени  и первое слово переданной информации на второй информационный вход 31. Сигнал сопровождени  через мультиплексор 9 сопровождени  проходит на второй выход 36 прерывани . По этому сигналу .управл юща  ЭВМ вьщает через управл ющий вход 29 команду на дешифратор 4 управлени .На втором выходе дешифратора 4 вырабатываетс  сигнал, перевод щий триггер 5 ответа в единичное состо ние и разрешающий запись поступившей информации через входной коммутатор 10 в регистр 6 приема информации. Сигнал на выходе триггера 5 ответа  вл етс  выходным сигналом квитировани и вьщаетс  через выход 42 квитировани  устройства-приемника на вход 45 квитировани  устройства-передатчика. Если устройство-передатчик вьща- ет пакет информации только-одному устройству-приемнику, то на всех, кроме одного, входах его первого элемента И 15 присутствует 1. Когда сигнал,квитировани  от устройства-премника приходит на соответствующую ему линию входа 45 квитировани , то проход  через одноименные элемент НЕ группы 20 и элемент И-НЕ второй группы 19, обеспечивает формирование сиг нала 1 на последнем входе первого элемента И 15. На его выходе по вл етс  единичный сигнал, который проход  через элемент ИЛИ 14, сбрасывает триггер .3 установки в нулевое состо ние-. На инверсном выходе триггера 3 устанавливаетс  1, а на его пр мом выходе,  вл ющемс  выходом 46 сопровождени  устройства, устанавливаетс  О. Нулевой сигнал сопровождени  с выхода 46 сопровождени  устройства-;передатчика поступает на вход 40 сопровождени  устройства-приемника и через его мульти |Плексор 9 сопровождени  по вл етс  1на его втором выходе 36 прерывани . После этого ЭВМ устройства-приемника вьщает управл ющий сигнал на считывание прин той информации через уп-
,
21174712
равл ющий вход 29 устройства-приемника на вход дешифратора 4 управлени . Сигнал с третьего выхода дешифратора 4 открывает буферные уси5 лители 7 информации и переводит
триггер 5 ответа в нулевое состо ние. Прин та  информаци  считываетс  в ЭВМ через второй информационный вход 33 устройства-приемника. Нуле10 вой сигнал с выхода триггера 5 ответа через выход 42 квитировани  устройства-приемника поступает на один из входов 45 квитировани  устройства-передатчика . Если устройст15 во-передатчик выдает пакет информации только одному устройству-приемнику , то на всех остальных входах 45 квитировани  также присутствуют О, в результате через первую
20 группу 18 элементов И-НЕ на всех входах третьего элемента И 17 по вл ютс  единицы и на его выходе по вл етс  единичный сигнал, поступающий на второй вход второго элемента И
25 16.Так как на первом входе второго
элемента И 16,соединенного с инверсным выходом триггера 3 установки,также на ходитс  1,то на выходе второго элемента И 16,  вл ющегос  третьим выходом 37 прерьшани  устройства, по вл етс  сигнал. По этому сигналу управл юща  ЭВМ устройства-передатчика вьщает в него следующее слово пакета информации. Если во врем  сеанса св зи устройство-передатчик пе стало получать на свой вход 44 подтверждени  какой-либо из сигналов подтверждени , то на выходе сумматора 21 по модулю два в соответствующем разр де по вл етс  1. Номер этого разр да соответствует номеру канала, по которому произошел сбой. Единичный сигнал с выхода сумматора 21 по модулю два проходит на выход третьего элемента ИЛИ 25 и поступает на первый вход четвертого элемента И 26. В этой ситуации сигнал записи следующего слова передаваемо- го пакета информации, по вл ющийс  на первом выходе дешифратора 4 управлени , через второй вход Ч1етвер- того элемента И 26 поступает на синхровход триггера 23 ошибки и устанавливаетс  в единичное состо ние. При этом на п том выходе 39 прерыва55 ни  устройства-передатчика по вл етс  сигнал, означающий дл  его управл ющей ЭВМ разрыв св зи (фиг. 2, диаграммы В, Г, Ж, И и К). При этом
30
35
40
45
50
13121174714
управл юща  ЭВМ считывает информа- на запись в регистр 1 запросов ново- цию с .третьего информационного выхо- го кода, нулевого в случае окончани  да 34 устройства, содержащую унитар- сеанса св зи или нового кода в слу щлй код канала, по которому прои- чае установлени  следующего сеанса зошел разрыв св зи, и выдает сигнал е св зи.
37
If
47
фиг. 2
Г Hai/оло Л
Сигнал на fJef SepmoM дыходе прерыдона 
Да
ВыдачаизЭдМ слоеадка SbiaawuH- qoopMOLiua
( конец J
ВНИИПИ Заказ 642/54 Тираж 673 Подписное Филиал ППП Патент, г.Ужгород, ул.Проектна , А
(риг.з

Claims (1)

  1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРОВ В МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ’СИСТЕМЕ, содержащее регистр запросов, регистр выдачи информации, триггер установки, дешифратор управления, триггер ответа, регистр приема информации, буферный усилитель информации, мультиплексор запросов, мультиплексор сопровождения, дешифратор разрешения, входной мультиплексор, счетчик каналов, генератор синхроимпульсов, элемент ИЛИ, три элемента И, дев группы элементов И-НЕ, группу элементов НЕ, выход регистра выдачи информации образует первый информационный выход устройства, прямой выход триггера установки является выходом сопровождения устройства, вход дешифратора управления является управляющим входом устройства, выход триггера ответа является выходом квитирования устройства, выход буферного усилителя информации образует второй информационный выход устройства, информационный вход регистра запросов соединен с информационным входом регистра выдачи информации и с инфор- мационным входом счетчика каналов и образует первый информационный вход устройства, информационный вход мультиплексора запросов образует вход запросов устройства, выход мультиплексора запросов соединен с входом блокировки счетчика каналов и является первым выходом прерывания устройства, информационный вход мультиплексора сопровождения образует вход сопровождения устройства.выход мультиплексора сопровождения является вторым выходом прерывания устройства, выход дешифратора разрешения образует выход подтверждений устройства, информационный вход входного мультиплексора образует второй информационный вход устройства, вход записи регистра выдачи информации и синхровход триггера установки соединены с первым выходом дешифратора управления, вход записи регистра приема информации и вход установки триггера ответа соединены с вторым выходом дешифратора управления, выход регистра приема информации соединен с информационным входом буферного усилителя информации, вход стробирования которого и синхронный вход сброса триггера ответа соединены с третьим выходом дешифратора управления, четвертый выход которого соединен с входом записи регистра запросов, вход сброса которого, асинхронный вход сброса триггера ответа, первый вход первого элемента ИЛИ и вход сброса регистра приема информации соединены с пятым выходом дешифратора управления, а выход входного мультиплексора соединен 'с информационным входом регистра приеSU „ 1211747 >
    ма информации, выход счетчика каналов соединен с адресными входами дешифратора разрешения, входного мультиплексора,мультиплексора сопровождения и мультиплексора запросов соответственно, синхровход . счетчика каналов соединен с выходом генератора синхроимпульсов, вход записи счетчика каналов соединен с шестым выходом дешифратора управления, второй вход и выход первого элемента ИЛИ соединены соответственно с выходом первого элемента И и входом сброса триггера установки, инверсный выход которо'го соединен с первым входом второго элемента И,выход и второй вход которого соединены соответственно с третьим выходом прерывания устройства и выходом третьего элемента И, группа входов которого соединена с выходами элементов И-НЕ первой группы, первые входы которых соединены с первыми входами элементов И-НЕ второй Группы и с одноименными выходами регистра запросов и образуют выход запросов устройства, выходы и вторые входы элементов И-НЕ второй группы соединены соответственно с группой входов первого элемента И и с выходами группы элементов НЕ, группа входов которых образует вход квитирования устройства и соединена с вторыми входами элементов И-НЕ первой группы, отличающееся тем, что, с целью повышения быстродействия за счет анализа сигналов подтверждения непосредственно в устройстве-передатчике, в него введены сумматор по модулю два, триггер подтверждения, триггер ошибки, второй и третий элементы ИЛИ, четвёртый и пятый элементы И и элемент НЕ, первая группа входов сумматора по модулю- два образует вход подтверждений устройства, вторая группа входов сумматора по модулю 2 соединена с группой выходов регистра запросов и с группой входов второго элемента ИЛИ, <а группа выходов.сумматора по модулю два образует третий информа-. ционный выход устройства и соединяет- ; ся с группой входов третьего элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И и через элемент НЕ с первым входом пятого элемента И, второй вход и выход которого соединены соответственно с выходом второго элемента ИЛИ и синхровходом триггера подтверждения, выход которого образует четвертый выход прерывания устройства, вход установки триггера подтверждения соединен с входом установки триггера ошибки и подключен к пятому выходу дешифратора управления,вход сброса триггера подтверждения соединен с вторым входом четвертого элемента И и подключен к первому выходу дешифратора управления, выход четвертого элемента И соединен с синхровходом триггера ошибки, вход сброса и выход которого соединены соответственно с четвертым выходом дешифратора управления и с пятым выходом прерывания устройства.
SU843764918A 1984-07-04 1984-07-04 Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе SU1211747A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843764918A SU1211747A1 (ru) 1984-07-04 1984-07-04 Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843764918A SU1211747A1 (ru) 1984-07-04 1984-07-04 Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе

Publications (1)

Publication Number Publication Date
SU1211747A1 true SU1211747A1 (ru) 1986-02-15

Family

ID=21128340

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843764918A SU1211747A1 (ru) 1984-07-04 1984-07-04 Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе

Country Status (1)

Country Link
SU (1) SU1211747A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 924692, кл. G 06 F 3/04, 1979. Авторское свидетельство СССР № 1108431, кл. G 06 F 3/04, 1983. *

Similar Documents

Publication Publication Date Title
US4929939A (en) High-speed switching system with flexible protocol capability
US4390969A (en) Asynchronous data transmission system with state variable memory and handshaking protocol circuits
EP0476990A2 (en) Dynamic bus arbitration
US4797951A (en) Parallel optical data transmission system
EP0371772A2 (en) Memory accessing switch network
JPH0779348B2 (ja) 環状通信システムと同システムで用いる局装置および信号制御方法
GB1093105A (en) Data processing system
JPH0756616B2 (ja) 信号転送方法及び信号転送装置
US3804987A (en) Multiplexing apparatus having interlaced and/or parallel data transfer with a data processor and communication lines
CA2015214C (en) Computer system high speed link method and link and means
AU661378B2 (en) An access control arrangement for communication channel
KR100291409B1 (ko) 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치
US4773067A (en) Multi-node data processing system
SU1211747A1 (ru) Устройство дл сопр жени процессоров в многопроцессорной вычислительной системе
KR19990022495A (ko) 프로그램 가능한 구조를 사용한 고속 순환 용장 체크 시스템및 방법
US4079354A (en) Data processing system with improved read/write capability
US6081538A (en) Resynchronization of data
JPS6111875A (ja) インタフェースシステムにおけるデータ伝送方法
US5303261A (en) High-throughput pipelined communication channel for interruptible data transmission
SU1191915A1 (ru) Устройство дл сопр жени вычислительных машин в многопроцессорной вычислительной системе
RU1784989C (ru) Устройство дл сопр жени ЭВМ с лини ми св зи
SU642701A1 (ru) Устройство дл сопр жени электронной вычислительной машины с абонентами
JPS6261497A (ja) デ−タ伝送回路装置
SU1472913A1 (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
SU1302289A1 (ru) Устройство дл сопр жени ЭВМ с абонентами