SU605208A1 - Устройство дл сопр жени цифровой вычислительной машины с внешними устройствами - Google Patents

Description

ференцирующий элемент 2, блок 3 буферной пам ти, блок 4 согласовани  форматов, блок 5 дешифрации признаков.

Работает устройство следующим образом.

Из преобразовател  1 в вычислительную машину подаютс  сигналы запроса; первые два разр да служебной информации из вычислительной машины (на чертеже не иоказана ) постунают в дифференцирующий элемент 2, где по времени прихода сигнала определ етс  момент поступлени  информации из вычислительной машины в преобразователь 1, и с выхода дифференцирующего элемента 2 в преобразователь 1 подаетс  сигнал разрешени  приема информации. Прин та  преобразователем 1 информаци   вл етс  служебной и полностью передаетс  в блок 5, в котором проводитс  ее анализ и запоминание сведений о последующей информации ( направление ее прохождени  по устройству, пор док разбиени  на рабочие и информационные байты, скорость работы внешних устройств).

При записи информатии из вычислительной машины во внешние устройства информаци  из вычислительной машины принимаетс  в преобразователь 1, где до управл ющим сигналам из блока 5 обрабатываетс  соответствующим образом (разбиение по байтам). Далее информаци  -поступает в блок 3.

Если в блоке 5 хран тс  данные о том, что скорость работы внешних устройств больше шает скорости поступлени  информации из вычислительной машины, информационные байты через блок 3 в блок 4 .подаютс  без изменени  их скорости.

Если в блоке 5 хран тс  данные о том, что скорость работы внешних устройств .больше скорости поступлени  информации из вычислительной машины в  -е число раз, каждый информационный байт, лопада  в блок 3, повтор етс  еще п-1 раз. В блок 4 информаци  поступает со скоростью, равной скорости приема в данное внешнее устройство. После этого информаци  подаетс  в блок 4, где по сигналам из блока 5 она приводитс  к системе команд интерфейса ввода - вывода (на чертеже не показан).

При считывании информации с внешнего устройства в вычислительную машину информаци  из интерфейса ввода - вывода лостулает в блок 4, где по сигналам с блока 5 выдел етс  ее инфармационна  часть. Далее информаци  поладает в блок 3.

ЕСли в блоке 5 хран тс  данные о том, что скорость работы внещних устройств ие превыщает скорости приема информации в вычислительную машину, информационные байты через блок 3 в лреобразователь 1 подаютс  без изменени  скорости.

Если в блоке 5 хран тс  данные о том, что скорость работы внешних устройств превышает скорость приема информации в вычислительную машину в п раз., из блока 3 в преобразователь 1 подаетс  только каждый «-и байт. Скорость поступлени  байтов в вычислительную машину становитс  равной скорости ее лриема. После этого информаци  подаетс  в преобразователь 1, где она приводитс  к формату данных вычислительной машины.

Рассмот|рим один из примеров реализации структурной схемы устройства.

Построение функциональной схемы преобразовател  1 зависит от структуры ЦВМ и ее системы команд обмена с внешними устройствами . Папример, преобразователь может состо ть из регистра сдвига, входного и выходного буферного регистров, кабельных усилителей и узла управлени . В режиме записи входной последовательный код из ЦВМ ло тактовым сигналам из узла управлени  поступает в регистр сдвига, где лреобразуетс  в параллельный код. Параллельный код разбиваетс  на байты и через выходной регистр управл ющие байты попадают в блок 5, а информационные- в блок 3. В режиме считывани  информационные байты иоступают из блока 3 через входной буферный регистр на регистр сдвига. В регистре сдвига параллельный код преобразуетс  в последовательный и ио тактовым сигналам из устройства управлени  выдаетс  в ЦВМ.

Блок 3 буфе;рной пам ти предназначен дл  согласовани  скоростей работы ЦВМ и внешних устройств.

В режиме записи информационные байты из преобразовател  1 поступают в блок 3 буферной пам ти, объем которого должен обеспечить передачу без лотерь информации внешними устройствами с самым малым быстродействием . Если быстродействие внешних устройств выше быстродействи  машины в п раз, то по управл ющим сигналам из узла управлени  каждый байт поступает п раз в блок 3 буферной пам ти. В блок 4 байты подаютс  со скоростью, равной скорости работы внешнего устройства.

В режиме считывани  информационные байты из блока 4 поступают в блок 3 буферной пам ти. Когда скорость приема информации в ЦВМ больше скорости приема внешнего устройства, то информационные байты сначала накапливаютс  в блоке -3, а затем передаютс  в преобразователь 1. Если скорость работы внешних зстройств выше скорости приема информации в ЦВМ в п раз, то информационные байты из блока 4 поступают в блок 3, а затем каждый л-й байт из блока 3 выдаетс  в .преобразователь 1.

Блок 4 предназначен дл  выдачи потока кодов в интерфейс ввода - вывода в прин той в интерфейсе системе команд, а также дл  лриема .потока кодов с интерфейсов. Блок 4 может состо ть из регистра обмена, согласуюших элементов и узла управлени . Согласуюшие элементы предусмотрены дл  согласовани  электрических параметров сигналов интерфейса и устройства дл  сопр жени . Узел управлени  орган.изует обмен информацией между интерфейсом и регистром обмена устройства ,в режиме «запрос - от-вет.

Дифференцирующий элемент 2 Служит дл  автоматического определени  времени задержки информации в кабеле, св зывающем ЦВМ и устройство сопр жени , и комиенсации вы вленной задержки.

Поступающие из ЦВМ первые два разр да информации - «10. Момент смены «1 ла «О выдел етс  дифференцирующим элементом и выдаетс  сигнал разрешени  приема следующих разр дов входной информации.

Блок 5 расшифровывает управл ющие байты , лсступающие из преобразовател  1 и, в зависимости от результатов, управл ет работой всех блоков устройства дл  сопр жени . Он может быть построен на дешифраторах, регистре признаков и тактовом устройстве.

Таким образом, введение в состав известного устройства блока дешифрации признаков, блока буферной пам ти и дифференцирующего элемента позвол ет расширить функциональные возможности известного устройства путем организации режима работы с разнотипными по скорости передачи данных внешними устройствами и ловысить надежность за счет автоматического определени  задержки в кабеле.

Claims (2)

1.Авторское свидетельство СССР № 468243, кл. G 06F 13/00, 1973.

2.Патент Франции № 2242910, кл. G 06F 13/00, И 04L 1/00, 1973.