RU1837302C - Устройство дл сопр жени ЭВМ с разноскоростными группами внешних устройств - Google Patents

Abstract

выч Изобретение относитс  к устройствам целительной техники и автоматики, в частности к устройствам автоматизированного контрол  и автоматического управлени , Целью изобретени   вл етс  повышение быстродействи  устройства за счет организации очередности обмена с группами внеиних устройств с учетом их скоростных и адресных характеристик. Устройство дл  сопэ жени  ЭВМ с разноскоростными группами внешних устройств содержит L каналов сопр жени  с группами из М внешних устройств, элемент И, каждый из L каналов содержит блок коммутации, блок выбора канала , блок св зи с ЭВМ и М блоков св зи с внешним устройством, каждый из которых содержит коммутатор, группу элементов И, два элемента НЕ, элемент ИЛИ-НЕ, два элемента Исключающее ИЛИ, группу элементов ИЛИ, два элемента И, КР-разр дных запоминающих узлов, две группы из N коммутаторов данных, блок коммутации содержит дев ть элементов ИЛИ, четыре триггера, четыре элемента И, п ть элементов НЕ, два счетчика, блок св зи с ЭВМ , содержит два элемента сравнени , три шинных формировател , п ть триггеров, две группы канальных приемников, два регистра , два дешифратора, п ть канальных приемников , два .элемента И-НЕ, элемент задержки, семь элементов И, восемь элементов ИЛИ, три счетчика, генератор импульсов , три кольцевых регистра, группу элементов И, элемент НЕ и три группы передатчиков . 5 ил. Ё

Description

j Изобретение относитс  к устройствам вычислительной техники и автоматики в ча- стнэсти к устройствам автоматизированного сонтрол  и автоматического управлени .

Целью изобретени   вл етс  повышение быстродействи  устройства за счет орган лзации очередности обмена с группами

ВУ

с учетом их скоростных и адресных характеристик .

На фиг.1 приведена структурна  схема устройства;

на фиг.2 - структурна  схема блока св зи : ЭВМ;

на фиг.З - структурна  схема блока св зи с внешним устройством (ВУ);

на фиг.4 - структурна  схема блока коммутации;

на фиг.5 - структурна  схема блока выбора канала;

на фиг. 11 ... 1i - каналы сопр жени :

2- блок коммутации;

3- блок св зи с ЭВМ;

4- блок св зи с ВУ;

5- блок выбора/канала;

6-9 - линии сигналов ВВОД, ВЫВОД , СИА,

10 - группа линий сигналов АДРЕС ;

00

со VI

Сл)

о

hO

11- группа линий сигналов ДАННЫЕ Г;

12- лини  сигнала ГОТОВНОСТЬ ;

13- группа линий сигналов ДАННЫЕ

14-17 -линии сигналов ТРЕБОВАНИЯ ОБМЕНА ВУ, РЕЖИМ РАБОТЫ ВУ. СТРОБ ОБМЕНА ВУ, КОНЕЦ ОБМЕНА ВУ;

18 - группа линий сигналов ДАННЫЕ ВУ,

19-23 - линии сигналов РАЗРЕШЕНИЕ ОБМЕНАЭВМ, ПЕРЕНОС Г, ПЕРЕНОС 2, РАЗРЕШЕНИЕ ОБМЕНА ВУ, РАЗРЕШЕНИЕ ПЕРЕДАЧИ ВУ/ЗУ ;

24-27 - группы линий сигналов ВЫБОР ЗУ, АДРЕС ОТ ЭВМ, АДРЕС ОТ ВУ, ВЫБОР БЛОКА СВЯЗИ С

28-34 - линии сигналов СТРОБ ОБМЕНА

29 - линии сигнала ВЫБОРКА, ТРЕБОВАНИЕ ОБМЕНА ЭВМ, ЗАПОЛНЕНИЕ ОТ ЭВМ, ЗАПОЛНЕНИЕ ОТ ВУ, РЕЖИМ РАБОТЫ ЭВМ, РАЗРЕШЕНИЕ ПЕРЕДАЧИ ЭВМ/ЗУ :

35 - элемент И (например набор элементов ЛИ серии 155, К155 или аналогичные ),

36-43 - линии сигналов ТПР, ППРГ, МАСКИРОВКА, ППРО, ППРТГ, СБРОС 1, СБРОС 2, ВЫБОР КАНАЛА ;

44-48 - группы линий сигналов АДРЕС ВЕКТОРА, АДРЕС КАНАЛА Г, СКОРОСТНОЙ КОЭФФИЦИЕНТ, МАГИСТРАЛЬ , АДРЕС КАНАЛА

49- лини  сигнала НАСТРОЙКА. Нафиг.2:

50- первый элемент ИЛИ (например К55ЛЛ1 или аналогичный);

51- первый триггер (например К555 ТМ2 или аналогичный);

52-дешифратор, (например К555 ИРЗО или аналогичный);

53- генератор импульсов (например на базе элементов серии 555);

54- второй счетчик (например К555 ИЕ5 или аналогичный);

55- первый счетчик (например 555ИЕ2 или аналогичный);

56- первый канальный приемник;

57- п тый элемент И (например, К555 ЛИ1 или аналогичный);

58- седьмой элемент И;

59- первый элемент И;

60, 61 -- второй и третий элементы ИЛИ;

62- первый шинный формирователь (например К559ИП1 или 585АП26 или аналогичный )

63- шестой элемент И;

64- п тый элемент ИЛИ;

65- второй элемент сравнени  (например 530 СП1 или аналогичный)

66- третий счетчик;

67- элемент И-НЕ (например 555ЛАЗ или аналогичный)

68-70 - первый, третий и второй кольцевые регистры;

71- четвертый элемент ИЛИ;

72- группа элементов И;

73- группа адресных входов;

74- треть  группа передатчиков;

75, 76 - второй и третий канальные приемники;

77 - перва  группа канальных приемников;

78, 79 - четвертый и п тый канальные приемники;

80- втора  группа канальных приемников;

81- второй шинный формирователь; 82, 83 - второй и третий элементы И; 84 - первый элемент сравнени ;

85, 86 - второй и третий триггеры;

87- регистр управлени  (например, набор триггеров или К585ИР 12 или аналогичный );

88- четвертый элемент И;

89- третий шинный формирователь;

90- регистр вектора (например 585ИР12 или аналогичный);

91- перва  группа передатчиков;

92- четвертый триггер;

93, 94 - шестой и седьмой элементы ИЛИ;

95- п тый триггер;

96- второй элемент И-НЕ;

97- втора  группа передатчиков;

98- восьмой элемент ИЛИ;

99- второй дешифратор (например 155ИД7 или аналогичный);

100- элемент НЕ (например 555ЛН1 или аналогичный);

101- группа сигналов АДРЕС ВЕКТОРА ;

102- элемент задержки. На фиг.З:

103, 104 - первый и второй элементы И;

105 - группа элементов ИЛИ;

106-элемент И Л И-НЕ;

107 - запоминающее устройство (например набор 537РУ9А или аналогичный);

108, 109 - втора  и перва  группа коммутаторов данных (например набор К559ИП1 и К559ИП2);

110- второй элемент ИСКЛЮЧАЮЩЕЕ

111- коммутатор адреса (например набор К559 ИП1 или аналогичный);

.112- группа элементов И;

113 - первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ(например К555ЛП5 или аналогичный );

114, 115 - второй и первый .элементы НЕ.

На фиг.4:

116- четвертый триггер;

117- первый элемент НЕ;

118, 119-четвертый и второй элементы ИЛИ;

120, 121 - второй и третий элементы НЕ;

122, 123 - первый и второй триггеры;

124-127 - четвертый, первый, второй и третий элементы И;

128 - первый элемент ИЛИ;

129, 130 - второй и первый счетчики;

131-134 - п тый, третий, шестой и седьмой элементы ИЛИ;

135, 136 - четвертый и п тый элементы НЕ;

137, 138 - восьмой и дев тый элементы ИЛИ;

139 - третий триггер.

Нафиг.5:

140-144 - передатчики (например, К559ИП1. К585АП16. АП26);

145-149 - элементы И;

150- элемент задержки (например набор элементов НЕ или резистор, конденса- тор или ЛМЗ);

151- группа приемников;

152-156 - элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ;

157-триггер;

158-161 -элементы И;

162 - элемент И;

163-триггер;

164 - элемент НЕ;

165-170 - элементы И;

171-177 - элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ;

178 - группа приемников;

179-185 - элементы И;

186 - элемент задержки;

187-193 - передатчики;

194 - элемент И.

Устройство дл  сопр жени  ЭВМ с раз- носкоростными группами ВУ содержит L ка- налов 1i ... ILсопр жени  с группами из М внешних устройств, элемент И 35, каждый из L каналов содержит блок коммутации 2, блок выбора канала 5, блок св зи с ЭВМ 3 и М блоков св зи с внешним устройством 4, каждый из которых содержит коммутатор 111, группу элементов И 112, два элемента НЕ 114 и 115, элемент ИЛИ-НЕ 106, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 110, 113. группу элементов ИЛИ 105. два элемента И

103, 104, КР-разр дных запоминающих узлов 107, две группы из N коммутаторов данных 108, 109, блок коммутации 2 содержит два элемента НЕ 135, 136, дев ть элементов ИЛИ 118, 119, 128, 131-134,137, 138,четыре триггера 116, 122, 123, 139, четыре элемента И 124-127, три элемента НЕ 117, 120, 121 и два счетчика 129, 130, блок 3 св зи с ЭВМ содержит два элемента сравнени  65, 84, три шинных формировател  62, 81, 89, п ть триггеров 51, 85, 86, 92, 95, две группы канальных приемников 77, 80, два регистра 87, 90, два дешифратора 52, 99, п ть канальных приемников 56, 75, 76, 78, 79, два элемента И-НЕ 67, 96, элемент задержки 102, семь элементов И 82, 83, 88, 57-59, 63, восемь элементов ИЛИ 50, 60, 61, 64, 71, 93, 94, 98, три счетчика 54, 55, 66, генератор импульсов 53, три кольцевых регистра 68- 70, группу элементов И 72, элемент НЕ 100 и три группы передатчиков 74, 91, 97, в каждом из каналов сопр жени  первый 6, второй 7 и третий 8 управл ющие входы блока 3 св зи с ЭВМ  вл ютс  входами устройства дл  подключени  к выходам вво- да, вывода и синхронизации ЭВМ соответственно, первый выход 9 блока 3 св зи с ЭВМ  вл етс  выходом устройства дл  подключени  к входу синхронизации ЭВМ, второй выход 31 блока 3 св зи с ЭВМ соединен с первым входом блока 2 коммутации , группы входов адреса 10 и данных 11 блока 3 св зи с ЭВМ образуют группу входов устройства дл  подключени  к шинам адреса и данных ЭВМ группы входов-выходов 18 М блоков 4 св зи с внешним устройством образуют группы входов-выходов устройства дл  подключени  к группе информационных входов-выходов соответствующих внешних устройств, перва  группа выходов 24 блока 3 св зи с ЭВМ соединена с группой входов выбора ЗУ блоков А св зи с внешним устройством, втора  группа выходов 27 блока 3 св зи с ЭВМ соединена с первыми входами выборки блоков 4 св зи с внешним устройством, входы первого 56, второго 75 и третьего 76 канальных приемников  вл ютс , соответственно, первым 6, вторым 7 и третьим 8 управл ющими входами блока 3 св зи с ЭВМ, входы канальных приемников первой 77 и второй 80 групп образуют соответственно группу входов адреса 10 и данных 11 блока 3 св зи с ЭВМ, выходы первого 62 и второго 81 шинных формирователей  вл ютс , соответственно, первым 9, и третьим 12 выходами блока 3 св зи с ЭВМ, синхровход первого 51 триггера соединен с выходом третьего 76 канального приемника, выходы канальных приемников первой группы 77 соединены с

первой группой входов элемента сравнени  84, выход которого соединен с информационным входом первого 51 триггера, втора  группа входов 73 элемента сравнени  84 образует группу входов задани  адреса ус- тройства, в каждом канале сопр жени  1 второй вход 14 блока коммутации 2  вл етс  входом требовани  обмена устройства, первый выход 15 блока коммутации 2  вл етс  соответствующим выходом режима устрой- ства, четвертый управл ющий вход 16 блока 3 св зи с ЭВМ  вл етс  соответствующим входом строб обмена устройства, выход 12 готовности блока св зи с ЭВМ  вл етс  соответствующим выходом готовности уст- ройс.тва, п тый управл ющий вход 17 блока 3 св зи с ЭВМ  вл етс  соответствующим входом готовности устройства, выход 32 заполнение от ВУ блока 3 св зи с ЭВМ соединен с третьим входом блока 2 комму- тации, второй выход 19 которого соединен с управл ющим входом блока 3 св зи с ЭВМ, седьмой 20 управл ющий вход которого соединен с третьим выходом блока 2 коммутации, четвертый выход 21 которого соединен с восьмым управл ющим входом блока 3 св зи с ЭВМ, дев тый управл ющий вход 22 которого соединен с п тым выходом блока коммутации, шестой 33 выход которого соединен с дес тым управл ющим вхо- дом блока св зи с ЭВМ, седьмой 23 и восьмой 34 выход блока коммутации 2 соединен с соответствующими входами разрешени  передачи М блоков 4 св зи с внешним устройством, выход требовани  обмена 30 блока 3 св зи с ЭВМ соединен с четвертым входом блока 2 коммутации, треть  группа выходов 25 блока 3 св зи с ЭВМ соединена с первыми группами адресных входов блоков 4 св зи с внешним уст- ройством, вторые группы адресных входов 26 которых соединены с четвертой группой выходов блока 3 св зи с ЭВМ, четвертый выход 28 которого соединен с входами строба обмена блоков 4 св зи с внешним устрой- ством, вторые входы выборки 29 которых соединены с выходами п той группы блока 3 св зи с ЭВМ, вторые группы входов-выходов 13 данных блоков 4 св зи с внешним устройством  вл ютс  группой входов-вы- ходов устройства, в блоке 3 св зи с ЭВМ каждого из L каналов сопр жени  1 выход первого 50 элемента ИЛИ соединен с первым входом первого 62 шинного формировател , с первым входом первого 59 элемента И и с входом элемента задержки 102, выход которого соединен с вторым входом первого 62 шинного формировател , выходы первого 56 и второго 75 канальных приемников соединены соответственно с

первыми входами второго 82 и третьего 83 элементов И, вторые входы которых соединены с пр мым выходом первого 51 триггера , инверсный выход которого соединен с входом выборки дешифратора 52, первый и второй входы которого соединены с выходами второго 85 и третьего 86 триггеров, входы синхронизации которых соединены с выходом третьего 76 канального приемника, информационные входы второго 85 и третьего 86 триггеров соединены соответственно с выходами четвертого 78 и п того 79 канальных приемников, входы которых соединены с первой группой адресных входов 10 блока 3 св зи с ЭВМ, выход второго 82 элемента И соединен с первым входом первого 50 элемента ИЛИ и с первым входом четвертого 88 элемента И, выход которого соединен с входом второго 81 шинного формировател , выход третьего 83 элемента И соединен с вторым вводом первого 50 элемента ИЛИ и с входом синхронизации регистра управлени  87, информационные входы которого соединены с выходами канальных приемников второй 80 группы, вход выборки регистра 87 соединен с первым выходом дешифратора 52, второй выход которого соединен с вторым входом четвертого 88 элемента И, третий вход которого  вл етс  дес тым 33 управл ющим, входом блока 3 св зи с ЭВМ, первый выход регистра управлени  87 соединен с входами начальной установки первого 68 кольцевого регистра сдвига, первого счетчика 55 и с первым входом п того 57 элемента И, второй вход которого соединен с выходом второго 60 элемента ИЛИ, входы которого соединены с выходами первого 55 счетчика и  вл ютс  третьей группой выходов 25 блока 3 св зи с ЭВМ, третий выход дешифратора 52 соединен с вторым входом первого 59 элемента И, третий и четвертый входы которого  вл ютс  соответственно шестым 19 и седьмым 20 управл ющими входами блока 3 св зи с ЭВМ, четвертый выход 28 которого соединен с выходом первого 59 элемента И и соединен с входом сдвига первого 68 кольцевого регистра, выходы которого  вл ютс  первой группой выходов 24 блока 3 св зи с ЭВМ, выход старшего разр да первого кольцевого регистра 68 соединен со счетным входом первого 55 счетчика, выход переноса которого соединен с первым входом третьего 61 элемента ИЛИ, второй вход которого соединен с выходом п того 57 элемента И, выход третьего 61 элемента ИЛИ  вл етс  вторым выходом 31 блока 3 св зи с ЭВМ и соединен с входом сдвига второго 70 кольцевого регистра, вход начальной установки которого соединен с первым входом шестого 63 элемента И, выходы второго 70 кольцевого регистра  вл ютс  второй группой выходов 27 блока 3 св зи с ЭВМ, четвертый 16 управл ющий вход которого соединен с вторым входом шестого 63 элемента И, третий вход которого соединен с выходом элемента И-НЕ 67. первый вход которого соединен с вторым выходом регистра 87 управлени , третий выход которого  вл етс  п тым выходом 30 блока 3 св зи с ЭВМ, группа выходов регистра управлени  87 соединена с первой группой входов,второго 65 элемента сравнени , втора  группа входов которого соединена с группой выходов второго 54 счетчика, счетный вход которого соединен с выходом генератора импульсов 53, вход сброса второго 54 счетчика соединен с выходом второго 65 элемента сравнени  и с вторым входом элемента И-НЕ 67, четвертый и третий вход шестого 63 элемента И  вл ютс  соответственно восьмым 21 и дев тым 22 управл ющим входами блока св зи с ЭВМ, выход шестого элемента И 63 соединен с первыми входами элементов И группы 72 и со счетным входом третьего 66 счетчика, вход сброса которого  вл етс  п тым 17 управл ющим входом блока 3 св зи с ЭВМ и соединен с первым входом седьмого 58 элемента И, второй вход которого соединен с выходом четвертого 71 элемента ИЛИ, входы которого  вл ютс  четвертой группой выходов 26 блока 3 св зи с ЭВМ и соединены с выходами третьего 66 счетчика, выход переноса которого соединен с первым входом п того 64 элемента ИЛИ, второй вход которого соединен с выходом седьмого 58 элемента И, выход п того элемента ИЛИ  вл етс  шестым 31 выходом блока 3 св зи с ЭВМ и соединен с входом сдвига третьего кольцевого 69 регистра , вход начальной установки которого соединен с шестым управл ющим 19 входом блока 3 св зи с ЭВМ, выходы третьего кольцевого регистра 69 соединены с вторыми входами элементов И группы 72, выходы которых  вл ютс  п той группой выходов 29 блока 3 св зи с ЭВМ. в каждом блоке 2 коммутации первый вход 31 соединен с первыми входами первого 125 и второго 126 элементов И. выход которого соединен с вычитающим входом первого 130 счетчика, гуммирующий вход которого соединен с выходом третьего 127 элемента И, первый зход которого  вл етс  третьим 32 входом элока 2 коммутации и соединен с первым зходом четвертого 124 элемента И, второй зход которого соединен с вторым входом первого 125 элемента И, с первыми входами тервого 128 и второго 119 элементов ИЛИ, л с пр мым выходом первого 122 триггера,

инверсный выход которого  вл етс  седьмым выходом 23 блока 2 коммутации и соединен с первым входом третьего 132 элемента ИЛИ и с входом сброса второго

123 триггера, пр мой выход которого соединен с вторым входом второго 126 элемента И, с первым входом третьего 127 элемента И и с первым входом четвертого 118 элемента ИЛИ, второй вход которого соединен с

0 выходом первого 117 элемента НЕ, выход четвертого 118 элемента ИЛИ соединен с входом установки первого 122 триггера, вход синхронизации которого соединен с выходом второго 120 элемента НЕ, вход ко5 торого соединен с третьим входом четвертого 118 элемента ИЛИ, с выходом п того 131 элемента ИЛИ и с вторым входом третьего 132 элемента ИЛИ, выход которого  вл етс  п тым выходом 22 блока 2 коммутации, чет0 вертый выход которого соединен с выходом переноса первого 130 счетчика, выходы которого соединены с входами шестого 133 элемента ИЛИ, вычитающий и суммирующий входы второго 12 счетчика соединены

5 с выходами, соответственно, четвертого 124 и первого 125 элементов И, второй вход 14 блока 2 коммутации соединен с вторым входом второго 119 элемента ИЛИ, выход которого соединен с входом установки второго

0 123 триггера, инверсный выход которого соединен с вторым входом первого 128 элемента ИЛИ, выход которого  вл етс  восьмым 34 выходом блока 2 коммутации и соединен с первым входом седьмого 134

5 элемента ИЛИ, второй вход которого соединен с выходом шестого 133 элемента ИЛИ, с третьим входом второго 119 элемента ИЛИ и с входом третьего 121 элемента НЕ, выход которого соединен с входом синхронизации

0 второго 123 триггера, входы п того 131 элемента ИЛИ соединены с выходами второго 129 счетчика, выход переноса которого  вл етс  третьим выходом 20 блока 2 коммутации , первый 15 и второй 19 выходы

5 которого соединены с выходами, соответственно , третьего 139 триггера и седьмого 134 элемента ИЛИ, вход 30 первого элемента НЕ 117  вл етс  четвертым входом блока 2 коммутации, инверсный выход третьего 139

0 триггера соединен со своим информационным входом, вход синхронизации третьего 139 триггера соединен с выходом восьмого 137 элемента ИЛИ. первый вход которого соединен с выходом третьего 132 элемента

5 ИЛИ, второй вход восьмого 137 элемента ИЛИ соединен с выходом четвертого 135 элемента НЕ, вход которого соединен с выходом переноса первого первого 130 счетчика , вход установки третьего 139 триггера соединен с выходом второго 119 элемента

ИЛИ, пр мой выход 33 четвертого 116 триггера  вл етс  шестым выходом блока 2 коммутации , выход переноса второго 139 счетчика соединен с входом п того 136 элемента НЕ, выход которого соединен с первым входом дев того 138 элемента ИЛИ, выход которого соединен с входом синхронизации четвертого 116 триггера, информационный вход которого соединен с его инверсным выходом, вход установки четвертого 116 триггера соединен с выходом четвертого 118 элемента ИЛИ, второй вход дев того 138 элемента ИЛИ соединен с выходом седьмого 134 элемента ИЛИ, в каждом блоке 4 св зи с внешним устройством первый вход выборки 27 соединен с перв.ым управл ющим входом коммутатора 111 адреса и соединена первыми входам элементов И группы 112, первый вход первого 113 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  первым входом 34 разрешени  передачи блока 4 св зи с внешним устройством и соединен с первыми входами коммутаторов данных первой 109 группы, вторые входы которых соединены с первыми входами элементов ИЛИ группы 105 и с выходами элементов И группы 112, вторые входы которых  вл ютс  первой группой входов 24 выбора ЗУ блока 4 св зи с внешним устройством, втора  группа 25 адресных входов которого соединена с первой группой входов коммутатора 111 адреса, втора  группа входов которого  вл етс  первой 26 группой адресных входов блока 4 св зи с внешним устройством , второй вход 29 выборки которого соединен с первым входом первого 103 элемента И, выход которого соединен с вторым управл ющим входом коммутатора адреса 111 и соединен с вторым входом первого элемента 113 ИСКЛЮЧАЮЩЕЕ ИЛИ, с первыми входами коммутаторов данных второй группы 108 и с вторыми входами элементов ИЛИ группы 105, выходы которых соединены с входами выборки запоминающих 107 устройств, входы режима которых соединены с выходом элемента ИЛИ-НЕ 106, входы которого соединены с выходами первого. 113 и второго 110 элементов ИСКЛЮЧАЮЩЕЕ ИЛ И, первый вход второго 110 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  вторым входом 23 разрешени  передачи блока 4 св зи с внешним устройством и соединен с вторыми входами коммутаторов данных второй группы 108, перва  группа входов- выходов которой соединена с первой группой входов-выходов коммутаторов данных первой группы 109 и с входами-выходами данных запоминающих устройств 107, входы адреса которых соединены с выходами коммутатора 111 адреса, перва  18 и втора 

13 группа входов-выходов блока 4 св зи с внешним устройством соединены с второй группой входов-выходов соответственно второй 108 и первой 109 группы коммутато- ров данных, вход строб обмена 28 блока св зи с внешним устройством 4 соединен с первым входом второго 104 элемента И, выход которого соединен с третьими входами элементов И группы 112, второй вход второ0 го 104 элемента И соединен с выходом первого 115 элемента НЕ, вход которого соединен с первым входом первого 103 элемента И, второй вход которого соединен с выходом второго 114 элемента НЕ, вход ко5 торого соединен с первым входом второго 104 элемента И, выход которого соединен с вторым входом второго 110 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, группы входов-выходов скоростных коэффициентов 47 и задани  ад0 реса канала 48 каналов сопр жени  1 соединены между собой, в каждом канале сопр жени  1 выход требовани  прерывани  36 блока св зи с ЭВМ  вл етс  выходом требовани  прерывани  устройства, вход

5 подтверждени  прерывани  37 которого соединен с входом подтверждени  прерывани  блока 3 св зи с ЭВМ первого канала сопр жени , выход подтверждени  прерывани  39 которого соединен с входом 37

0 подтверждени  прерывани  блока св зи с ЭВМ второго канала г сопр жени , выход подтверждени  39 прерывани  которого соедин етс  с входом подтверждени  прерывани  блока сопр жени  с ЭВМ последнего

5 канала Т| сопр жени , прохода через блоки сопр жени  промежуточных каналов, шеста  группа выходов 44 блока 3 св зи С ЭВМ соединена с второй группой входов-выходов 13 устройства, выход 38 маскировани 

0 блока 3 св зи с ЭВМ соединен с входом маски блока 5 выбора канала, вход выбора 43 канала блока 3 сопр жени  с ЭВМ соединен с выходом блока 5 выбора канала, первый 41 и второй 42 входы сброса которого

5 соединены с соответствующими выходами сброса блока 3 сопр жени  с ЭВМ, группы выходов скоростных коэффициентов 46 и задани  адреса канала 45 которых соединены с соответствующими группами входов

0 блока 5 выбора канала, группы входов-выходов которого  вл ютс  соответствующими группами входов-выходов скоростных коэффициентов 47 и задани  адреса канала 48 канала 1 сопр жени , вход установки каж5 дого блока 5 выбора канала соединен с выходом элемента И 35, входы которого соединены с выходами 49 настройки каждого блока 3 св зи с ЭВМ, в блоке 3 св зи с ЭВМ втора  группа входов 73 первого 84 элемента сравнени  соединена с группой

входов передатчиков первой 91 группы, группа выходов 45 которой  вл етс  группой выходов задани  адреса канала, группа выходов скоростных коэффициентов 46 которого  вл етс  группой выходов второй группы 97 передатчиков, группа входов которой соединена с группой выходов регист- эа 87 управлени , первый и четвертый выход которого соединены соответственно с входом элемента НЕ 100 и с третьим входом второго 99 дешифратора, с первым информационным входом регистра 90 вектора, второй информационный вход которого  вл етс  выходом маски 38 канала и соединен с п тым выходом регистра 87 управлени  и с вторым входом второго 99 дешифратора , вход разрешени  которого  вл етс  входом 43 выбора канала, выход элемента НЕ 100  вл етс  вторым выходом 42 сброса канала, первый выход 41 сброса которого соединен с четвертым входом восьмого 98 элемента ИЛИ и с четвертым выходом второго дешифратора 99, первый вход которого соединен с дес тым управл ющим входом 33 блока 3 св зи с ЭВМ, шеста  группа выходов 44 которого  вл етс  группой выходов третьей группы 74 передатчиков , группа входов которой соединена с группой выходов регистра 90 вектора, группа входов 101 которого  вл етс  группой задани  адреса вектора, вход записи регистра вектора 90 соединен с управл ющим входом третьей группы передатчиков 74, с выходом шестого 93 элемента ИЛИ, с входом установки п того 95 триггера и с ходом сброса четвертого 92 триггера, ин- ерсный выход которого соединен с входом ретьего 89 шинного формировател , выход оторого  вл етс  выходом требовани  36 рерывани  блока 3 сопр жени  с ЭВМ, .ход подтверждени  37 прерывани  которого соединен с первыми входами второго 96 элемента И-НЕ, шестого 93 и седьмого 94 элемента ИЛИ, выход которого  вл ет  выходом 39 подтверждени  прерывани  блока } сопр жени  с ЭВМ, пр мой выход четвертого 92 триггера соединен с вторым входом ггорого 96 элемента И-НЕ, выход которого соединен с входом сброса п того 96 тригге- эа, инверсный и пр мой выходы которого соединены с вторыми входами, соответст- зенно, tuecforo 93 и седьмого 94 элементов 1ЛИ, вход синхронизации, четвертого 92 риггера соединен с выходом восьмого 98 )лемента ИЛИ, первый, второй и третий 5ход которого соединены соответственно с lepBbiM, вторым и третьим выходом второго )9 дешифратора, выход 49 настройки блока :в зи с ЭВМ  вл етс  шестым выходом ре- истра управлени  87.

Работу устройства рассмотрим на примере использовани  его дл  сопр жени  ЭВМ типа Электроника-60 с L группами из М внешних устройств.

Разр дность информационного слова

ЭВМ (шина 13) - 16 бит. Максимальное количество групп (L) - 16 - (определ етс  нагрузочной способностью ЭВМ и разр дностью группы линий 73. Количество

0 внешних устройств в группе (М)- 16 (определ етс  разр дностью используемых кольцевых регистров сдвига и счетчиков) Обьем ЗУ - 1024 слов х 16 (4 микросхемы типа 541 РУ2). Количество ЗУ в блоке св зи с ВУ (К) 5 16. Разр дность информационного слова ВУ (шина 18)-256 бит. Управл ющий сигнал 14 от ВУ формируетс  в результате сложени  сигналов готовности от ВУ по И, т.е. обмен ведетс  только когда все ВУ готовы

0 к работе. Сигнал 16 и 17 формируетс  в результате объединени  сигналов стробов обмена от каждого ВУ по И (т.е. управл ющими  вл ютс  стробы от самого скоростного ВУ). Цепь сигнала 15 соедин етс  со

5 всеми ВУ.

На входы канальных приемников 77 и 78, 79 поступают соответственно тринадцать и два бита адреса, на входы канальных приемников 80 поступают 16 битов

0 данных.

Выход 9 шинного формировател  62 соедин ют с цепью СИП (сигнал ответа пассивного устройства) интерфейса ЭВМ. Вход 6 канального приемника 56 соедин ют с

5 цепью ВВОД интерфейса ЭВМ, вход 7 канального приемника 75 соедин ют с цепью ВЫВОД интерфейса ЭВМ, вход 8 канального приемника 76 соедин ют с цепью СИА.

0Выход 12 соедин ют с разр дом (например 15) в магистрали 13. Выход 36 и вход 37 соедин ют соответственно с цепью ТПР и ППР1. Выход 39 (ППРО) предыдущего канала сопр жени  соедин ют с входом 37

5 (ППР1) последующего канала сопр жени , образу  дейзи-цепочку. Узел, состо щий из счетчика 54, элемента сравнени  65 и элемента И-НЕ 67 может быть реализован на микросхеме типа К155 ИЕ8 или аналогич0 ной.

Входы D триггеров 122, 123, 157, 163 соединены с цепью ОБЩ, триггеров 92.95 с цепью +5В через резистор 1 Ком. Коммутаторы адреса и данных 111, 108 и 109 реа5 лизованы на шестнадцати элементах И-ИЛИ, что соответствует разр дности счетчиков 55, 66 и ЗУ 107.

Устройство работает в следующих режимах:

- настройка.

-ввод информации на ЭВМ в ЗУ,

-вывод информации из ЗУ в ВУ,

-ввод информации из ВУ в ЗУ,

-вывод информации из ЗУ в ЭВМ,

8 начальный момент производитс  установка в нулевое состо ние счетчиков 55, 66,129,130 и триггеров 92,95,120,123,139, 116,157,163, в единичное состо ние первые выходы и в нулевое состо ние все остальные выходы кольцевых регистров 68, 69, 70 (цепи начальной установки на фиг.1, 2, 4 не показаны).

НАСТРОЙКА

Настройка устройства производитс  дл  организации обслуживани  групп ВУ, с учетом их скоростных характеристик, установкой скоростных коэффициентов и разрешени  v,r,vi маскировани  прерывани  в каналах сопр жени  путем записи в РКСвв кода частоты (скоростного коэффициента) и бита управлени  прерыванием (маски) в 9 разр д (лини  38). бита настройки в 10 разр д. Запись информации в РКСвв производитс  в цикле обращени  к каналу ВЫВОД .

Адресна  часть цикла.

В соответствии с временной последовательностью сигналов интерфейса ЭВМ в начале цикла формирует на цеп х адресной магистрали 10 адрес регистра управлени  87 канала сопр жени  1 с которым предполагаетс  обмен информацией. Старшие разр ды адреса через первую группу канальных приемников 77 поступают на первую группу входов элемента 84 сравнени . На вторую группу 73 входов элемента 84 сравнени  подают код адреса узла сопр жени  (код группы). При совпадении кода группы с сигналами старших разр дов адреса интерфейса на выходе элемента 84 сравнени  формируетс  сигнал логической единицы , поступающий на D-вход. D-триггера 51. После выдачи адреса ЭВМ формирует сигнал СИА. поступающий через канальный приемник 76 на вход записи С триггера 51 и устанавливающий его в единичное состо ние . Сигнал СИА установит также триггеры 85 и 86 в состо ние определ емое сигналами младших разр дов адреса поступающих через канальные приемники 78 и 79, на входы D-триггеров 85 и 86. Код младших разр дов определ ет выбранный регистр, Сигналы с выходов триггеров поступают на входы дешифратора 52, который выбираетс  сигналом низкого уровн  с обратного выхода триггера 51. Единичный сигнал с выхода дешифратора 52 поступит на вход выборки регистра управлени  87 и разрешит его работу. После выдачи сигнала СИА. ЭВМ осуществл ет сн тие адреса и формирование сигналов ДАННЫЕ поступающих через группу канальных приемников 80 на входы регистра 87 и представл ющих код скорости с установленным в 10 разр де би- том настройки и в 7 разр де бита разрешени  обмена.

После этого ЭВМ вырабатывает сигнал ВЫВОД на линии 7. По этому сигналу код управлени  записываетс  в регистр 87 и на

линии 38 по вл етс  сигнал высокого уровн . Одновременно сигнал высокого уровн  с выхода элемента И 83 поступает на вход элемента ИЛИ 50 и формирует на его выходе сигнал высокого уровн . С выхода

элемента ИЛИ 50 сигнал высокого уровн  поступает на первый вход шинного формировател  62 и через элемент задержки 102 на его второй вход. В результате на выходе 9 шинного формировател  62 через врем 

At. определ емое элементом задержки 49, формируетс  сигнал низкого уровн  (СИП), который анализируетс  ЭВМ и воспринимаетс  как результат окончани  операции ВЫВОД. При получении сигнала СИП от

устройства ЭВМ снимает сигнал ВЫВОД и снимает данные. Устройство снимает сигнал СИП заверша  операцию приема данных (фиг.5 поз.А4 описани  прототипа ). ЭВМ снимает сигнал СИА, заверша 

цикл канала ВЫВОД. Код скоростных коэффициентов через передатчики 97 по лини м 46 поступит на входы передатчиков 140-144 и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 152-156, начина  с младших разр дов соответственно. Сигнал высокого уровн  с выхода 10 разр да регистра 87 поступит на вход элемента И 35, на выходе которого по витс  сигнал высокого уровн , разрешающий выбор высокоскоростного

ВУ только после настройки всех каналов сопр жени .

Сигнал высокого уровн  с выхода 9 разр да регистра 87 по линии 38 поступит на вход элемента И 194, и при наличии на втором входе высокого уровн  сигнала с выхода элемента И 35, на его выходе сформируетс  сигнал высокого уровн  который поступит на вход синхронизации С триггера 157, блока выбора канала 5, и передним фронтом установит его в единичное состо ние, при котором на его выходе по витс  положительный потенциал, разрешающий прохождение сигналов управлени  передатчиками через элементы И i145-149

на входы управлени  передатчиков 140- 144. Этот сигнал также поступит на вход группы приемников 151 через элемент задержки 150, имеющий Л t задержки At распространени  сигналов по магистрали

47, дл  обеспечени  защиты схемы от переходных процессов возникающих из-за различи  пути прохождени  сигналов в магистрали 47, и разрешит прохождение сигналов через группу приемников 151.

В исходном состо нии приемники 151 закрыты и на их выходах присутствуют потенциалы низкого уровн , которые совместно с потенциалами низкого уровн  (код скорости 0) с выхода регистра 87 обеспечивают высо- кие уровни сигналов на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 152-156, которые обеспечивают высокие уровни сигналов на выходах элементов И 158-161 и совместно с сигналом высокого уровн  с триггера 157 обеспечат высокий уровень сигнала на выходе элементов И 145-149, открывающий передатчики 140-144 и разрешающий передачу кодов скорости в магистраль 47, где устанавливаетс  результирующий по - тенциал монтажного ИЛИ, который поступит через группу приемников 151 на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 152-156, На элементах ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ произойдет сравне- ние в каждом разр де потенциала бита кода скоростных коэффициентов и результирующего потенциала. Если потенциалы старших бит совпадают, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 156 фор- мируетс  потенциал высокого уровн , который поступит на входы элементов И 158-161, 149 разрешит дальнейшую выдачу в магистраль кода скоростного коэффициента данного канала сопр жени .Если потен- циалы старших бит не совпадают, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ- НЕ 156 сформируетс  потенциал низкого уровн , по которому на выходах элементов И 158-161, .149 по вл ютс  потенциалы низ- кого уровн , закрывающие передатчики 140-144, т.к. это означает, что в магистрали подключен канал сопр жени , имеющий более высокую скорость обмена с ВУ (максимальна  скорость обмена соответствует коду скорости 00000 и частота обмена равна частоте задающего генератора 53). Если в блоке выбора канала 5 потенциалы старших бит совпали, то осуществл етс  сравнение потенциалов бит следующих младших раз- р дов и если в каком-то разр де потенциалы бит не совпадают, то на выходе соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ- НЕ формируетс  потенциал низкого уровн , который отключит соответствующий и по- следующие передатчики от магистрали 47 и выключит данный канал из операции выбора . После сравнени  кодов скорости во всех разр дах только в одном (при наличии только одного высокоскоростного канала сопр жени ) или в нескольких блоках 5 выбора канала (при наличии нескольких высокоскоростных каналов сопр жени  с одинаковыми скорост ми обмена - с равными кодами скорости) на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 158 по витс  положительный потенциал, обеспечивающий открывание передатчиков 187-193.

В исходном состо нии приемники 178 закрыты и на их выходах присутствуют потенциалы низкого уровн , которые совместно с потенциалами низкого уровн  (нулевые биты кода адреса канала) с выхода передатчиков 91 обеспечивают высокие уровни сигналов на выходах соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 171- 177, которые обеспечивают высокие уровни сигналов на выходах соответствующих элементов И 165-170 и совместно с поступающим сигналом с выхода элемента И 158 обеспеч,-;- . ео:;мй уровень сигнала на выходе соотпетствующих элементов И 179- 185, открывающий соответствующие передатчики 187-193 и разрешающий передачу кодов адреса в магистраль 48, где устанавливаетс  результирующий потенциал монтажного ИЛИ, который через At задержки (элемент 186) поступит через группы приемников 151 на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 171-177. На элементах ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ произойдет сравнение в каждом разр де потенциала бита кодз группового адреса и результирующего потььци ла. Если потенциалы старших бит совпадают, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 177 формируетс  потенциал высокого уропч . который поступит на входы элементов И 165-170, 185 и разрешит дальнейшую выдачу в магистраль кода группового адреса данного канала сопр жени . Если потенциалы старших бит не совпадают, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 177 сформируетс  потенциал низкого уровн , по которому на выходах элементов И 165-170, 185 по в тс  потенциалы низкого уровн  закрывающие передатчики 187-193, т.к. это означает, что в магистрали подключен канал сопр жени , имеющий такую же скорость, но более низкую величину адреса, самый низкий групповой адрес канала соответствует коду 1GOOOO. Если в блоке выбора канала 5 потенциалы старших бит совпали, то осуществл етс  сравнение потенциалов бит следующих младших разр дов и, если в каком-то разр де потенциалы бит не совпадают , то на выходе соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ формируетс  потенциал низкого уровн , который отключит соответствующий и

последующие передатчики от магистрали 48 и соответствующий и последующие передатчики от магистрали 48 и выключит данный канал из операции выбора. После сравнени  кодов адреса во всех разр дах только в одном блоке 5 выбора канала (при наличии только одного высокоскоростного канала сопр жени  или при наличии нескольких высокоскоростных каналов сопр жени  с одинаковыми скорост ми обмена с равными кодами скорости) на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 165 по витс  положительный потенциал, который, совместно с потенциалом высокого уровн  с выхода триггера 157, обеспечит по вление на выходе элемента И 162 потенциала высокого уровн  устанавливающий передним фронтом триггер 163 в единичное состо ние с формированием на линии 43 потенциала высокого уровн , Этот потенциал поступит на вход разрешени  дешифратора 99 и совместно с кодом на информационных входах обеспечит выбор наиболее скоростного канала и разрешит с ним работу управл ющей ЭВМ. Обмен информацией с каналами, о которых не установлены биты управлени  прерыванием в 9 разр де производитс  в режиме опроса как и у прототипа.

Формирование сигналов на выходе дешифратора 99 зависит от кода на информационных входах следующим образом:

На выходе 2 дешифратора 99 по витс  сигнал высокого уровн , который пройдет через элемент ИЛИ 98 и передним фронтом установит триггеры 92 и 95 в единичное состо ние и обеспечит формирование низкого уровн  сигнала ТПР на линии 36.

В ответ на этот сигнал ЭВМ формирует сигнал разрешени  прерывани  ППР1. Данный сигнал через элемент ИЛИ 93 произведет сброс триггеров 92 и 95 в нулевое состо ние и произведет запись вектора адреса XXI в регистр 90 с передачей его через передатчики группы 74 в магистраль ЭВМ, После чтени  вектора прерывани , определ ющего адрес программы обслуживани 

0

5

0

5

0

5

0

5

0

5

наиболее скоростного канала сопр жени , ЭВМ переходит на подпрограмму ввода информации в ЗУ самого скоростного канала сопр жени  из ЭВМ, запрешает все прерывани  и осуществл ет режим ввода информации в ЗУ с записью в 9 разр д регистра 87 бита 0.

Первоочередность ввода информации в ЗУ от ЭВМ или ВУ произвольна , но при одновременной подаче импульсов на входы 14 и 30 приоритет начала обмена остаетс  за ЭВМ, т.к. триггера 122 и 123, указывающие направление обмена, не могут одновременно находитьс  в единичном состо нии. При установке в единичное состо ние триггера 122 запрещаетс  прохождение импульсов требовани  обмена с входа 14 на вход триггера 123, и на вход установки в ноль триггера 123 подаетс  нулевой потенциал, сбрасывающий триггер 123 в нулевое состо ние .

Ввод информации в ЗУ из ЭВМ.

Ввод информации в ЗУ устройства происходит при программном обращении ЭВМ к регистрам устройства в циклах ВВОД и ВЫВОД.

Регистры устройства:

РКСвв - запись кода управлени  в регистр 87

РКСвыв - чтение бита готовности на выходе элемента И 88 (в режиме опроса)

PD - запись информации в ЗУ 107i-107k

- чтение информации из ЗУ 107i-107k

6разр д- режим управлени  (1 -управление от ЭВМ, 0 - управление от ВУ);

7разр д - требование обмена(

8разр д - конец обмена / Активный9разр д-маскирование высокий 10-настройкауровень 11 - вектор - ) сигнала После выполнени  адресной части цикла вывод (аналогичной вышеописанной),

Сигнал высокого уровн  с выхода 7 разр да регистра 87 по цепи 30 поступит на вход элемента НЕ 117 и с его выхода низким уровнем поступит через элемент ИЛИ 118 на входы S триггеров 122 и 11 б и установит их в единичное состо ние. При этом на выходах 23, 22 и 33 по в тс  следующие сигналы:

23 - низкий уровень, разрешает передачу информации через коммутаторы данных в направлении от ЗУ к ВУ.

22 - низкий уровень, запрещает прохождение стробирующих импульсов от ВУ,

33 - высокий уровень, определ ет готовность устройства дл  работы ЭВМ с ЗУ (при

чтении ЭВМ РКС устройства при использовании режима опроса готовности канала).

Сигнал готовности по линии 33 поступит на 0 вход дешифратора 99 и сформирует на выходе 1 дешифратора 99 сигнал высоко- 5 го уровн , поступающий через элемент ИЛ И 98 на вход синхронизации триггера 92 и устанавливающий его и триггер 95 в единичное состо ние с передачей сигнала ТПР по линии 36 в магистраль ЭВМ. После анализа 10 данного вектора ХХОапрерывани  ЭВМ переходит на подпрограмму прерывани  ввода информации в ЗУ и устанавливает единичный сигнал в одиннадцатом разр де регистра управлени  87, Далее ЭВМ в ад- 15 ресном цикле обращаетс  к PD, при этом на одном из выходов дешифратора 52 по вл етс  единичный сигнал, который поступит на вход элемента И 59 и совместно с сигналами высокого уровн  на лини х 19 и 20 20 разрешит прохождение импульсов. ВЫВОД . Импульсы ВЫВОД на входе 7, минимальна  длительность которых равна циклу записи данных в ЗУ 107, стробируют вводимые данные по шине 13.25

Во врем  действи  импульса ВЫВОД на выходе 28, на выходе группы элементов И 112 и ИЛИ 105 формируетс  единичный сигнал , выбирающий ЗУ 107i и разрешающий работу коммутатора данных 109i при на- 30 правлении передачи с шины 13 к ЗУ, т.к. единичные сигналы имеют место на первых выходах регистров 68. 70 и на линии 34, и на линии 23 низкий уровень, поэтому на выходе элемента ИЛИ-НЕ 106 сформируетс  35 низкий уровень сигнала и запись первого слова осуществл етс  в ЗУ 1071 блока 41 по нулевому адресу, задаваемому счетчиком 55. Задним фронтом сигнала на выходе 28 стробирующего вводимые данные, осущест- 40 вл етс  установка в единичное состо ние второго разр да и в нулевое состо ние первого разр да регистра 68, поэтому во врем  ввода следующего слова данных (следующий цикл обращени  к ЗУ) единичный сиг- 45 нал сформируетс  на втором выходе группы элементов И 99 и ИЛИ 105 и запись следующего слова будет осуществл тьс  в ЗУ через коммутатор 1092 блока 4i также по нулевому адресу. После записи первых К RO слов вводимых данных во все узлы 107i- 107k первоРо блока 4i задним фронтом сигнала с К-го выхода кольцевого регистра 68 счетчик 55 увеличивает свое содержимое на единицу, поэтому запись следующих К-вво- 55 димых слов осуществл етс  последовательно в ЗУ 107i-107k блока 4i по первому адресу задаваемому счетчиком 55 и т.д. Каждое поступление сигнала ВЫВОД по входу 7 сопровождаетс  формированием

сигнала СИП на выходе 9 через At определ емое элементом задержки 102. Длительность задержки выбираетс  большей или равной времени распространени  сигнала от выхода канального приемника 56 до выхода элемента ИЛИ группы 105. После окончани  ввода массива данных с длиной меньше емкости ЗУ блока 4i ЭВМ обратитс  к регистру управлени  87 и запишет в 8 разр д бит окончани  обмена, в 7 разр д О, а в 6 разр д бит управлени  скорости (в случае увеличени  скорости обмена). Положительный сигнал с 8 разр да осуществит установку в исходное состо ние триггер 157 блока выбора канала 5 (закрыва  передатчики 140-144 и разреша  формирование сигнала выбора дл  следующего канала сопр жени ), также регистр 68 и счетчик 55, в единичное состо ние второй разр д и в нулевое состо ние первый разр д регистра 70, поэтому запись следующего массива данных будет производитьс  в блок св зи с ВУ 4г в ЗУ 107} по нулевому адресу, Одновременно , сигналом с выхода 31 осуществл етс  увеличение на единицу содержимого счетчика 129, что приведет к формированию единичного сигнала на выходе элемента ИЛИ 131 на лини х 22 и 15 и к разрешению вывода информации из блока св зи с ВУ 4ч. Если длина вводимого массива болышГем- кости ЗУ 107i-107i блока 4i, то в момент переполнени  емкости счетчика 55, на выходе переполнени  сформируетс  единичный сигнал, который осуществит сдвиг единичного сигнала в кольцевом регистре 70, увеличит содержимое счётчика 129 и тем самым ввод массива данных будет продолжатьс  в блок св зи с ВУ 42 в ЗУ 107i по нулевому адресу, при этом на выходе 22 и 15 по в тс  единичные сигналы разрешающие ВУ обмен информацией с устройством.

Дл  исключени  двойного срабатывани  кольцевого регистра 70 и счетчика 129, при вводе массивов длиной равной емкости ЗУ одного блока св зи с ВУ 4, введена блокировка второго входа элемента И 57 нулевым сигналом с выхода элемента ИЛИ 60. Если все ЗУ 107i-107k блоков св зи с ВУ 4-|-4м будут заполнены информацией, то на выходе переполнени  20 счетчика 129 сформируетс  нулевой сигнал, который закроет элемент И 59 и запретит дальнейший ввод информации до тех пор, пока не освободитс  ЗУ 107 хот  бы одного блока св зи с ВУ 41-4м.

При поступлении единичного сигнала с выхода 6 разр да регистра 87 на вход элемента И-НЕ 67 на выходе этого элемента по в тс  импульсы с частотой задаваемой ЭВМ, которые используютс  в случае отсутстви  синхроимпульсов от ВУ или при работе ВУ на частотах больших частоты цикла обмена управл ющей ЭВМ.

Вывод инфоромации из ЗУ в ВУ.

Вывод информации из ЗУ 107 устройст- ва на шины 181-18м ВУ возможен только после заполнени  массивом данных ЗУ 10 1-107к хот  бы одного блока св зи 4с ВУ. При этом на выходе переполнени  счетчика 55 сформируетс  единичный сигнал, который осуществит сдвиг единичного сигнала в кольцевом регистре 70, увеличит содержимое счетчика 129, а на выходе элемента ИЛИ 131 и на лини х 22 и 1.5 по в тс  единичные сигналы разрешающие об- мен между ВУ и ЗУ.

Вывод информации из ЗУ 107 осуществл етс  Р - разр дными словами, причем Р R-K, где R - разр дность вводимого в ЗУ слова, К - количество узлов ЗУ 107,

ВУ получив по линии 15 единичный сигнал разрешени  работы формирует на линии 16 сигналы стробирующие выводимые данные с минимальной длительностью равной циклу чтени  из ЗУ 107. Во врем  дей- стви  единичного сигнала на одном из входов элемента И 63 на выходе элемента И 63 также по вл етс  ёдиничный сигнал, т.к. на входах 21 и 22 имеютс  сигналы высокого уровн . Во врем  действи  единич- ного сигнала на выходе элемента И 63 на первом выходе группы элементов И 72 по витс  единичный сигнал, т.к. на первом выходе кольцевого регистра находилс  единичный сигнал после начальной уста- новки.

Единичный сигнал на выходе 29i приводит к формированию единичных сигналов на всех выходах группы элементов ИЛИ 105 блока св зи с ВУ 4i, на входах выборки кристалла коммутаторов данных 108i-108N и на входах задани  режима всех ЗУ 107i- 107к(на выходе элемента ИЛИ-НЕ 106), поэтому данные, выводимые из ЗУ по нулевому адресу, задаваемому счетчи- ком 66, через коммутаторы 1081-108м будут поступать на шину 18. Задним фронтом единичного сигнала с выхода элемента И 63 счетчик адреса вывода 66 увеличит свое содержимое на единицу, поэтому во врем  действи  следующего единичного сигнала на входе 16 устройства, вывод данных будет производитьс  одновременно из ЗУ 107i- 107к блока 4i по следующему адресу задаваемому счетчиком.

При выводе массива информации длиной большей емкости ЗУ блока 4i на выходе переполнени  счетчика 66 и на линии 29г сформируетс  сигнал высокого уровн  разрешающий вывод информации из ЗУ блока 4з (при сдвиге кольцевого регистра 69).

Дл  исключени  ложного срабатывани  введена блокировка входа элемента И 58 нулевым сигналом с выхода элемента ИЛИ 71, Если после чтени  массива информации отсутствуют в блоках 4 заполненные ЗУ 107, т.е. счетчик 129 установитс  в нулевое состо ние и на выходе элемента ИЛИ 131 по витс  нулевой сигнал под действием которого триггер 122 перейдет в нулевое состо ние на выходе 15 по витс  сигнал низкого уровн  и дальнейший вывод информации из ЗУ будет остановлен, При этом передний фронт сигнала низкого уровн  на линии 22 установит регистр 70 в начальное состо ние, т.е. подготовит его к выводу информации из ЗУ.

Ввод информации в ЗУ из ВУ,

Ввод информации из ВУ, в ЗУ происходит после вывода из ЗУ ранее записанной информации, т.е. при обнулении счетчика 129 и при наличии на линии 15 отрицательного потенциала. ВУ выставл ет на линии 14 отрицательный уровень сигнала. При этом триггер 123 переходит в единичное состо ние и на линии 34 и 19 по вл етс  нулевой сигнал. Эти сигналы установ т режим записи в ЗУ блока 4 и запрет т прохождение импульсов на выход 28. Триггер 139 установитс  в единичное состо ние и на выходе 15 по витс  единичный сигнал определ ющий работу ВУ.

ВУ проанализировав сигнал на линии 15 выставл ет на шину 18 информацию, а на линию 16 стробирующие импульсы (т.к. стробирующие импульсы складываютс  по И, то результирующа  частота определ етс  скоростью наиболее быстродействующего ВУ, при отсутствии импульсов синхронизации от ВУ на линию 16 помещаетс  положительный потенциал и стробирование производитс  импульсами от управл емого делител  частоты 54, 65).

Во врем  действи  единичного сигнала на входе элемента И 63, на его выходе по витс  также единичный сигнал, который приведет к формированию единичного сигнала на выходе 29i.

Единичный сигнал на выходе 29i приведет к формированию единичных сигналов на всех выходах группы элементов ИЛИ 105 блока св зи с ВУ 4i и на входах выборки кристалла коммутаторов данных 1081-108м. На выходе элемента ИЛИ-НЕ 106 по витс  сигнал низкого уровн , который определ ет режим записи в ЗУ, поэтому данные, наход щиес  на шине 18 будут поступать через коммутаторы 108 на входы ЗУ и записываютс  по нулевому адресу, задаваемому счетчином 66. Задним фронтом единичного сигнала с выхода элемента И 63 счетчик 66 увс лимит свое содержимое на единицу, поэтому во врем  действи  следующего единичного сигнала на входе 16 устройства, ввод данных будет производитьс  одновременно во все ЗУ 1071-107к блока 41 по следующему адресу задаваемому счетчиKOW 66.

В момент окончани  ввода массива ин- фо )мации единичный сигнал поступит на вхсд 17 устройства, при этом в кольцевом ретстре 69 произойдет сдвиг информации, а в цепи 32 по витс  импульс под действием которого счетчик 130 увеличит свое содер- жи иое на единицу.

При вводе массива данных длиной больше емкости ЗУ блока 4i на выходе переполнени  счетчика 66 по витс  единичный сигнал под действием которого в реги- стре 69 произойдет сдвиг информации и на выз:оде292,19,33 по витс  сигнал высокого урсвн , разрешающий ввод информации в

ЗУ

блока 42, и разрешающий чтение ее из

ва

ЭВМ.

При заполнении всех ЗУ 1071-107к бло- ко 41-4м информацией на выходе перепол- нек и  счетчика 130 и на линии 21 по витс  сигнал низкого уровн , под действием которого на линии 15 по витс  сигнал низкого уровн , запрещающий работу ВУ.

Вывод информации из ЗУ в ЭВМ.

Вывод информации из ЗУ 107 устройстia шину 13 ЭВМ возможен только после заполнени  массивом данных ЗУ 107i-107

  бы одного блока св зи 4 с ВУ. При этом шходе переполнени  счетчика 66 сфор- |уетс  единичный сигнал, который осу- :твит сдвиг единичного сигнала в

хот на ми

щеЬтвит сдвиг единичного сигнала в кольцевом регистре 69, увеличит по цепи 32 содержимое (ноль) счетчика 130 и на выходе элеиента ИЛИ 134 и на лини х 19 и 33 по в тс  единичные сигналы, разрешающие обк ен между ВУ и ЭВМ. Единичный сигнал готовности по линии 33 поступит на 0 вход дешифратора 99 и сформирует на выходе 5 дешифратора 99 сигнал высокого уровн , поступающий через элемент ИЛИ 99 на вход тритера 92 и устанавливающий его и триггер 95 в единичное состо ние с передачей сигнала ТПР по линии 36 в магистраль ЭВМ. После анализа данного вектора ХХ2в прерывани  ЭВМ переходит на подпрограмму прерывани  начало вывода информации из ЗУ з ЭВМ и устанавливает единичный сиг- нал в дев тый разр д регистра управлени  87.

Затем ЭВМ в адресном цикле обращаетс  к РД и в цикле ВВОД читает данные на шине 13. При этом строб чтени  (сигнал

5

10 5

0

5

5

0

0 5 0 5

ВВОД) поступает по линии 7 через элементы И 83, ИЛИ 50 на вход элемента И 59.

Во врем  действи  импульса ВВОД на выходе 28, на выходе группы элементов И 112 и ИЛИ 105 формируетс  единичный сигнал , выбирающий ЗУ 1071 и разрешающий работу коммутатора данных 109i при направлении передачи от ЗУ к шине 13, т.к. единичные сигналы имеют место на первых выходах регистров 68, 70 и на линии 23. а на линии 34 низкий уровень сигнала, поэтому уа выходе элемента И-НЕ 106 сформируетс  высокий уровень сигнала и чтение первого слова осуществл етс  из ЗУ 107i блока св зи с ВУ 4i по нулевому адресу, задаваемому счетчиком 55. Задним фронтом сигнала ВВОД на линии 28, осуществл етс  установка в единичное состо ние второго разр да и в нулевое состо ние первого разр да регистра 68. поэтому при следующем обращении к PD, единичный сигнал сформируетс  на втором выходе группы элементов И 112 и ИЛИ 105 и чтение следующего слова будет осуществл тьс  из ЗУ 107г через коммутатор 1092 блока 4i также по нулевому адресу. .

После чтени  первых К слов из всех ЗУ 107i-10 K блока 41 задним фронтом сигнала с К-го выхода кольцевого регистра 68 счетчик 55 увеличит свое содержимое на единицу, поэтому чтение следующих К - слов осуществл етс  последовательно из ЗУ 107i-l07 блока 41 по первому адресу задаваемому счетчиком 55 и т.д.

Если длина читаемого массива больше емкости ЗУ 1071-107к блока 4i, то в момент переполнени  счетчика 55 на его выходе переполнени  сформируетс  единичный сигнал, который осуществит сдвиг единичного сигнала в кольцевом регистре 70, уменьшит содержимое счетчика 130 и тем самым чтение массива данных будет продолжатьс  из ЗУ 107i блока св зи с ВУ 42 по нулевому адресу. При этом по витс  единичный сигнал на выходе 21 переноса счетчика 130.

При чтении ЗУ последнего заполненного блока 4м счетчик 130 обнулитс  и на выходе элемента ИЛИ 133 и на линии 19 по витс  низкий уровень сигнала, гтод действием которого триггер 123 перейдет в нулевое состо ние, регистр 69 - в начальное состо ние, на линии 34 по витс  единичный сигнал возвращающий сигнал на линии 19 в единичное состо ние. При этом на линии 33 по витс  сигнал низкого уровн , который извещает ЭВМ (при чтении РКСвыв) что вывод данных из ЗУ закончен,

Нулевой сигнал готовности по линии 33 поступит на 0 вход дешифратора 99 и сформирует на выходе 3 дешифратора 99 сигнал высокого уровн  поступающий через элемент ИЛИ 99 на вход триггера 92 и устанавливающий его и триггер 95 в единичное состо ние с передачей сигнала ТПР по ли- нии 36 в магистраль ЭВМ. После анализа данного вектора ХХЗа прерывани  ЭВМ переходит на подпрограмму прерывани  конца вывода информации из ЗУ в ЭВМ.

Одновременно сигнал высокого уровн  с выхода 3 дешифратора 99 поступает по линии 41 на вход элемента НЕ 164 блока Ёыбора канала 5, с выхода элемента НЕ этот сигнал, низким уровнем производит установку триггера 163 в нулевое состо ние и сн тие сигнала выбора канала на линии 43.

ЭВМ убедившись в окончании обмена с ВУ первой группы обращаетс  в адресном цикле к узлу сопр жени  12 следующей группы или по прерыванию переходит на обмен со следующим высокоскоростным каналом сопр жени  и аналогичным образом организует обмен информацией с ВУ этой группы. При операци х записи и чте- ни  информации из ЗУ внешними устройствами ЭВМ при отсутствии сигналов прерывани , с целью исключени  просто , может обратитьс  к следующим узлам сопр жени  1з-1. т.е. организовать высоко- производительный обмен по прерывани м и последовательный обмен с группами ВУ с программным опросом их флажков готовности (РКСвыв) и с установкой дл  них в РКСвв, при необходимости известных скоростных коэффициентов, Обмен по прерывани м производитс  с использованием скоростно- адресно-электрического приоритета.

Использование за вл емого изобретени  позвол ет повысить быстродействие ус- тройства за счет исключени  затрат времени на ожидани  и организации режима обмена как программного, так и по прерывани м с учетом скоростных и адресных характеристик каналов сопр жени , а также их электрического расположени  относительно ЭВМ (прохождение сигнала ППР1). Т,е, сначала обслуживаютс  все каналы, имеющие наибольшие скоростные коэффициенты , В случае их равенства в первую очередь ослуживаютс  те. у кого наименьший групповой адрес,

Далее - каналы, которые расположены ближе к ЭВМ по пути прохождени  сигнала разрешени  прерывани  ППР1 (по дейзи- цепочке), В последнюю очередь обслуживаютс  каналы с низкими скорост ми обмена, а также с запрещенным прерыванием (в которые установлена маска при настройке ).

Таким образом устройство организует обмен с каналами из групп ВУ, освобожда  ЭВМ отопераций определени  очередности обмена, анализа флажков и операций опроса , что существенно повышает быстродействие .

Claims (1)

1. Формула изобретени  Устройство дл  сопр жени  ЭВМ с раз- носкоростными группами внешних устройств , содержащее L каналов сопр жени  с группами из М внешних устройств, причем каждый из каналов содержит блок коммутации , блок св зи с ЭВМ и М блоков св зи с внешним устройством, каждый из которых содержит коммутатор адреса, группу элементов И, два элемента НЕ, элемент ИЛИ- НЕ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов ИЛИ, два элемента И, КР- разр дных запоминающих узлов, две группы из N коммутаторов данных, причем блок коммутации содержит дев ть элементов ИЛИ, четыре триггера, четыре элемента И, п ть элементов НЕ и два счетчика, причем блок св зи с ЭВМ содержит два элемента сравнени , два шинных формировател , три триггера, две группы канальных приемников , регистр управлени  и первый дешифратор , п ть канальных приемников, первый элемент И-НЕ, элемент задержки, семь элементов И, п ть элементов ИЛИ, три счетчика , генератор импульсов, три кольцевых регистра и группу элементов И, причем в каждом из каналов сопр жени  первый, второй и третий управл ющие входы блока св зи с ЭВМ  вл ютс  входами устройства дл  подключени  к выходам ввода, вывода и синхронизации ЭВМ соответственно, первый выход блока св зи с ЭВМ  вл етс  выходом устройства дл  подключени  к входу синхронизации ЭВМ, второй выход блока св зи с ЭВМ соединен с первым входом блока коммутации, группы входов адреса и данных блока св зи с ЭВМ образуют группы входов устройства дл  подключени  к шинам адреса и данных ЭВМ, группы входов- выходов М блоков св зи с внешним устройством образуют группы входов-выходов устройства дл  подключени  к группе информационных входов-выходов соответствующих внешних устройств, перва  группа выходов блока с ЭВМ соединена с группой входов выбора ЗУ блоков св зи с внешним устройством, втора  группа выходов блока св зи с ЭВМ соединена с первыми входами выборки блоков св зи с внешним устройством, входы первого, второго и третьего канальных приемников  вл ютс  соответственно первым, вторым и третьим управл ющими входами блока св зи с ЭВМ, входы канальных приемников первой и второго групп образуют соответстг венно группу входов адреса и данных блока св зи с ЭВМ, выходы первого и второго шинных формирователей  вл ютс  соответ- ственно первым и третьим выходами блока с ЭВМ, синхровход первого триггера соед1 нен с выходом третьего канального приемника, выходы канальных приемников первой группы соединены с первой группой входе в первого элемента сравнени , выход которого соединен с информационным входом первого триггера, втора  группа входов первого элемента сравнени  образует группу вхэдов задани  адреса устройства, при- чем i каждом канале сопр жени  второй вход блока коммутации  вл етс  входом требе вани  обмена устройства, первый выход блока коммутации  вл етс  соответствующим выходом режима устройства, четвеэтый управл ющий вход блока св зи с ЭВМ  вл етс  соответствующим входом Стрсб обмена устройства, выход готовности блока св зи с ЭВМ  вл етс  соответствующим выходом готовности устройства, п тым управл ющий вход блока св зи с ЭВМ  вл етс  соответствующим входом го- товнссти устройства, выход Заполнение от ЗУ бпока св зи с ЭВМ соединен с третьим входе м блока коммутации, второй выход кс- торогэ соединен с шестым управл ющим входом блока св зи с ЭВМ, седьмой управл ющий вход которого соединен с третьим выходом блока коммутации, четвертый выход которого соединен с восьмым управл - ющм входом блока св зи с ЭВМ, дев тый управл ющий вход которого соединен с п тым выходом блока коммутации, шестой вы- ход которого соединен с дес тым управл ющим входом блока св зи с ЭВМ, седьмой и восьмой выходы блока коммутации сэединены соответственно с первым и вторь м входами разрешени  передачи М блоков св зи с внешним устройством, выход требовани  обмена блока св зи с ЭВМ сое- динек с четвертым входом блока коммутации , реть  группа выходов блока св зи с ЭВМ :оединена с первыми группами адресных в одов блоков св зи с внешним устройством вторые группы адресных входов котор лх соединены с четвертой группой выходов блока св зи с ЭВМ. четвертый выход котор это соединен с входами строба обмена блоков св зи с внешним устройством, вторые ЕХОДЫ выборки которых соединены с выхо;ами п той группы блока св зи с ЭВМ, вторые группы входов-выходов данных блоков СЕ  зи с внешним устройством  вл ютс  группой входов-выходов устройства, причем в блоке св зи с ЭВМ каждого из L каналов сопр жени  выход первого элемента ИЛИ соединен с первым входом первого шинного формировател , с первым входом первого элемента И и входом элемента задержки , выход которого соединен с вторым входом первого шинного формировател , выходы первого и второго канальных приемников соединены соответственно с первыми входами второго и третьего элементов И, вторые входы которых соединены с пр мым выходом первого триггера, инверсный выход которого соединен с входом выборки первого дешифратора, первый и второй входы которого соединены с выходами второго и третьего триггеров, входы синхронизации которых соединены с выходом третьего канального приемника, информационные входы второго и третьего триггеров соединены соответственно с выходами четвертого и п того канальных приемников, входы которых соединены с первой группой адресных входов блока св зи с ЭВМ, выход второго элемента И соединен с первым входом первого элемента ИЛИ и с первым входом четвертого элемента И, выход которого соединен с входом второго шинного формировател , выход третьего элемента И соединен с вторым входом первого элемента ИЛИ и входом синхронизации регистра управлени , информационные входы которого соединены с выходами канальных приемников второй группы, вход выборки регистра управлени  соединен с первым выходом первого дешифратора, второй выход которого соединен с вторым входом четвертого элемента И, третий вход которого  вл етс  дес тым управл ющим входом блока св зи с ЭВМ, первый выход регистра управлени  соединен с входами начальной установки первого кольцевого регистра и первого счетчика и с первым входом п того элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами первого счетчика и  вл ютс  третьей группой выходов блока св зи с ЭВМ, третий выход первого дешифратора соединен с вторым входом первого элемента И, третий и четвертый входы которого  вл ютс  соответственно шестым и седьмым управл ющими входами блока св зи с ЭВМ, четвертый выход которого соединен с выходом первого элемента И и соединен с входом сдвига первого кольцевого регистра, выходы которого  вл ютс  первой группой выходов блока св зи с ЭВМ, выход старшего разр да первого кольцевого регистра соединен со счетным входом первого счетчика, выход переноса которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с

   выходом п того элемента И, выход третьего элемента ИЛИ  вл етс  вторым выходом блока св зи с ЭВМ и соединен с входом сдвига второго кольцевого регистра, вход начальной установки которого соединен с 5

   первым входом шестого элемента И, выхо:ды второго кольцевого регистра  вл ютс  второй группой выходов блока св зи с ЭВМ, четвертый управл ющий вход которого соединен с вторым входом шестого элемента И, 10 третий вход которого соединен с выходом первого элемента И-НЕ, первый вход которого соединен с вторым выходом регистра управлени , третий выход которого  вл етс  п тым выходом блока св зи с ЭВМ, 15 группа выходов регистра управлени  соединена с первой группой входов второго элемента сравнени , втора  группа входов которого соединена с группой выходов второго счетчика, счетный вход которого соеди- 20 нен с выходом генератора импульсов, вход сброса второго счетчика соединен с выходом второго элемента сравнени  и вторым входом первого элемента И-НЕ, четвертый и третий входы шестого элемента И  вл ютс  25 соответстёенно восьмым и дев тым управл ющими входами блока св зи с ЭВМ, выход шестого элемента И соединен с первыми входами элементов И группы и со

   счетным входом третьего счетчика, вход 30 сброса которого  вл етс  п тым управл ющим входом блока св зи с ЭВМ и соединен с первым входом седьмого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, входы которого 35  вл ютс  четвертой группой выходов блока св зи с ЭВМ и соединены с выходами третьего счетчика, выход переноса которого соединен с первым входом п того элемента ИЛИ, второй вход которого соединен с вы- 40 ходом седьмого элемента И, выход п того элемента ИЛИ  вл етс  шестым выходом блока св зи с ЭВМ и соединен с входом сдвига третьего кольцевого регистра, вход начальной установки которого соединен с 45 шестым управл ющим входом блока св зи с ЭВМ, выходы третьего кольцевого регистра соединены с вторыми входами элементов И группы, выходы которых  вл ютс  п той группой выходов блока св зи с ЭВМ, при- 50 чем в каждом блоке коммутации первый вход соединен с первыми входами первого и второго элементов И, выход которого соединен с вычитающим входом первого счетчика , суммирующий вход которого соединен 55 с выходом третьего элемента И, первый вход которого  вл етс  третьим входом блока коммутации и соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым входом первого элемента И, первыми входами первого элемента И, первыми входами первого и второго элементов ИЛИ и с пр мым выходом первого триггера, инверсный выход которого  вл етс  седьмым выходом блока коммутации и соединен с первым входом третьего элемента ИЛИ и входом сброса второго триггера , пр мой выход которого соединен с вторым входом второго элемента И, первым входом третьего элемента И и первым входом четверто/о элемента ИЛИ, второй вход которого соединен с выходом первого элемента НЕ, выход четвертого элемента ИЛИ соединен с входом установки первого триггера , вход синхронизации которого соединен с выходом второго элемента НЕ, вход которого соединен с третьим входом четвертого элемента ИЛИ, выходом п того элемента ИЛИ и вторым входом третьего элемента ИЛИ, выход которого  вл етс  п тым выходом блока коммутации, четвертый выход которого Соединен с выходом переноса первого счетчика, выходы которого соединены с входами шестого элемента ИЛИ, вычитающий и суммирующий входы второго счетчика соединены с выходами соответственно четвертого и первого элементов И, второй вход блока коммутации соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом установки второго триггера, инверсный выход которого соединен с вторым входом первого элемента ИЛИ, выход которого  вл етс  восьмым выходом блока коммутации и соединен с первым входом седьмого элемента ИЛИ, второй вход которого соединен с выходом шестого элемента ИЛИ, третьим входом второго элемента ИЛИ и входом третьего элемента НЕ, выход которого соединен с входом синхронизации второго триггера, входы п того элемента ИЛИ соединены с выходами второго счетчика, выход переноса которого  вл етс  третьим выходом блока коммутации, первый и второй выходы которого соединены с выходами соответственно третьего триггера и седьмого элемента ИЛИ, вход первого элемента НЕ  вл етс  четвертым входом блока коммутации , инверсный выход третьего триггера соединен со своим информационным входом, вход синхронизации третьего триггера соединен с выходом восьмого элемента ИЛИ, первый вход которого соединен с выходом третьего элемента ИЛИ, второй вход восьмого элемента ИЛИ соединен с выходом четвертого элемента НЕ, вход которого соединен с выходом переноса первого счетчика , вход установки третьего триггера соединен с выходом второго элемента ИЛИ, пр мой выход четвертого триггера  вл етс 

   шестмм выходом блока коммутации, выход переноса второго счетчика соединен с входом п того элемента НЕ, выход которого соединен с первым входом дев того элемент ИЛИ, выход которого соединен с вхо- дом синхронизации четвертого триггера, информационный вход которого соединен с его инверсным выходом, вход установки четвертого триггера соединен с выходом четвертого элемента ИЛИ, второй вход де- в того элемента ИЛИ соединен с выходом седьмого элемента ИЛИ, причем в каждом блок св зи с внешним устройством первый вход выборки соединен с .первым управл ющим входом коммутатора адреса и соеди- ней с первыми входами элементов И групг ы, первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  первым входом эазрешени  передачи блока св зи с внешним устройством и соединен с первы- ми входами коммутаторов данных первой группы, вторые входы которых соединены с первыми входами элементов ИЛИ группы и выходами элементов И группы вторые входы ксторых  вл ютс  первой группой вхо- дов иыбора ЗУ блока св зи с внешним устройством, втора  группа адресных входов которого соединена с первой группой входе в коммутатора адреса, втора  группа входе в которого  вл етс  первой группой адрес ных входов блока св зи с внешним устройством, второй вход выборки которого соедр нен с первым входом первого элемента И, выход которого соединен с вторым ynpat л ющим входом коммутатора адреса и вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первыми входами коммута- Topot данных второй группы и вторыми ВХОДЕ ми элементов ИЛИ группы, выходы которых соединены с входами выборки запо- мина ощих узлов, входы режима которых соединены с выходом элемента ИЛИ-НЕ, входы которого соединены с выходами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход второго элемента ИСК- ЛЮЧДЮЩЕЕ ИЛИ  вл етс  вторым входом разрешени  передачи блока св зи с внешним устройством и соединен с вторыми входами коммутаторов данных второй группы, первг   группа входов-выходов которых сое- динена с первой группой входов-выходов коммутаторов данных первой группы и входами-выходами данных запоминающих узлов , зходы адреса которых соединены с выходами коммутатора адреса, перва  и втора  группы входов-выходов блока св зи с внешним устройством соединены с вторыми группами входов-выходов соответственно первой и второй групп коммутаторов данных, вход строба обмена блока св зи с

   внешним устройством соединен с первым входом второго элемента И, выход которого соединен с третьими входами элементов И группы, второй вход второго элемента И соединен с выходом первого элемента НЕ, вход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом второго элемента НЕ, вход которого соединен с первым входом второго элемента И, выход которого соединен с. вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающеес  тем, что, с целью повышени  быстродействи , в него введен элемент И, в каждый канал сопр жени  введен блок выбора канала , в каждый блок св зи с ЭВМ введены три группы передатчиков, регистр вектора, два триггера, второй элементИ-НЕ. три элемента ИЛИ. третий шинный формирователь, элемент НЕ и второй дешифратор, причем в устройстве соответствующие группы входов-выходов скоростных коэффициентов и задани  адреса канала каналов сопр жени  соединены между собой, причем в каждом канале сопр жени  выход требовани  прерывани  блока св зи с ЭВМ  вл етс  выходом требовани  прерывани  устройства, вход подтверждени  прерывани  которого соединен с входом подтверждени  прерывани  блока св зи с ЭВМ первого канала сопр жени , выход подтверждени  прерывани  блока св зи с ЭВМ каждого канала соединен с входом подтверждени  прерывани  блока св зи с ЭВМ последующего канала сопр жени , шеста  группа выходов блока св зи с ЭВМ соединена с второй группой входов-выходов устройства, выход маскировани  блока св зи с ЭВМ соединен с входом маски блока выбора канала, вход выбора канала блока св зи с ЭВМ соединен с выходом блока выбора канала, первый и второй входы сброса которого соединены с соответствующими выходами сброса блока св зи с ЭВМ, группы выходов скоростных коэффициентов и задани  адреса канала которого соединены с соответствующими группами входов блока выбора канала, группы входов-выходов которого  вл ютс  соответствующими группами входов-выходов скоростных коэффициентов и задани  адре-. са канала сопр жени , вход установки каждого блока выбора канала соединен с выходом элемента И, входы которого соединены с выходами настройки блоков св зи с ЭВМ каждого канала сопр жени , причем в блоке св зи с ЭВМ втора  группа входов первого элемента сравнени  соединена с группой входов передатчиков первой группы , группа выходов которых  вл етс  группой выходов задани  адреса канала блока

   св зи с ЭВМ, группа выходов скоростных коэффициентов которого  вл етс  группой выходов передатчиков второй группы, группа входов которых соединена с группой выходов регистра управлени , первый и четвертый выходы которого соединены соответственно с входом элемента НЕ. первым входом второго дешифратора и первым информационным входом регистра вектора, второй информационный вход которого со- единен с п тым выходом регистра управлени ,  вл етс  выходом маскировани  канала и соединен с вторым входом второго дешифратора, вход разрешени  которого  вл етс  входом выбора канала блока св зи с ЭВМ, выход настройки которого  вл етс  шестым выходом регистра управлени , выход элемента НЕ  вл етс  первым выходом сброса канала блока св зи с ЭВМ, второй выход сброса которого соединен с первы- ми входами восьмого элемента ИЛИ и первым выходом второго дешифратора, третий вход которого соединен с дес тым управл ющим входом блока св зи с ЭВМ, шестой группой выходов которого  вл етс  группа выходов передатчиков третьей группы , группа входов которых соединена с группой выходов регистра вектора, группа входов данных которого  вл етс  группой

   задани  адреса вектора блока св зи с ЭВМ, вход записи регистра вектора соединен с управл ющими входами передатчиков третьей группы, выходом шестого элемента ИЛИ, третьим входом первого элемента ИЛИ, с входом установки четвертого триггера и входом сброса п того триггера, инверсный выход четвертого триггера соединен с входом третьего шинного формировател , выход которого  вл етс  выходом требовани  прерывани  блока с ЭВМ, вход подтверждени  прерывани  которого соединен с первыми входами второго элемента И-НЕ, шестого и седьмого элементов ИЛИ, выход которого  вл етс  выходом подтверждени  прерывани  блока св зи с ЭВМ, пр мой выход четвертого триггера соединен с вторым входом второго элемента И-НЕ, выход которого соединен с входом установки п того триггера, инверсный и пр мой выходы которого соединены с вторыми входами соответственно шестого и седьмого элементов ИЛИ, вход синхронизации четвертого триггера соединен с выходом восьмого элемента ИЛИ, второй , третий четвертый входы которого соединены соответственно с вторым, третьим и четвертым выходами второго дешифратора .

   57

   N ВУ |

   Фиг. 1

   28

   10

   Фиг.З

   30

   23

   Фиг.Ь