SU1285484A1 - Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с периферийными устройствами - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники,.в частности к вопросам построени  информационно-измерительных систем, и может быть использовано при проектировании контроллеров Крейта в системе КАМАК. Целью изобретени   вл етс  повьшение быстродействи .Устройство содержит входной буферный усилитель данных, выходной буферный усилитель данных, выходные буферные усилители адреса и функций, регистр данных, регистр управлени , регистр адреса, регистр функций, регистр номера ,- дешифратор номера, нижние формирователи , блок управлени , блок предоставлени  управлени , блок св  зи с ЭВМ, элемент И. 1 з.п. ф-льт, 7 ил. W

Description

О

эо сд

4 X

ИзоГфетение относитс  к вычислительной технике, в частности к вопросам построени  информационно-измерительных систем и может быть использовано при проектировании контроллеров Крейта в системе КАМАК.

Цель изобретени  - повышение быстродействи  устройства.

На фиг.1 приведена структурна  схема устройства; на фиг.2 - функциональна  схема блока предоставлени  управлени ; на фиг.З - пример выполнени  блока св зи с ЭВМ; на фиг.4 - пример выполнени  блока управлени ; на фиг.З - пример системы, в состав которой может входить предлагаемое устройство; на Лиг.6 - временна  диаграмма работы устройства в режиме программного обмена с шиной ЭВМ; на фиг. 7 - временна   диаграмма работы устройства при получении запроса на предоставление управлени  от периферийных устройств.

Устройство (фиг.1) содержит входные 1 и выходные 2 буферные усилители выходных 3 и входных 4 данных пе- ,риферийных устройств, регистр 5 управлени , регистры 6 данных, регистр 7 адреса с выходными буферными усилител ми 8 линий 9 адреса канала периферийных устройств, регистр 10 Фзшкции с выходными буферными усилител ми 11 линий 12 функций канала периферийных устройств, регистр 13 но- мер а с дешифратором 14 номера, информационные выходы 15 дешифратора номера, выход 16 адресовани  регистров устройства дешифратора номера, блок 17 управлени , выход 18 дешифратора номера, блок 19 предоставлени  управлени , шинные формирователи 20 линий 21 данных шины ЭВМ и блок 22 св зи с ЭВМ, внутренние информа - ционные шины 23 и 24, элемент И 25, группу 26 входов запросов от периферийных устройств. На фиг,1 обозначены также входы и выходы 27 - 44 устройства .

Блок 19 предоставлени  управлени  (фиг.2) содержит.одновибратор 45, буферную пам ть 46, дешифратор 47, второй элемент И-НЕ 48, первый эле- ме.нт И-НЕ 49, счетчик.50, первый 51 и второй 52 регистры, элемент ИЛИ 53, коммутатор 54, первый 55 и второй 56 элементы НЕ-И.

Блок св зи с ЭВМ (фиг.З) содержит буферные формирователи 57 - 60 сигна

лов, элемент НЕ 61, формирователь 62 сигнала синхронизации регистра 6 данных , триггер 63 режима.программного | обмена, формирователь 64 импульсов

запуска распределител  импульсов, триггер 65, дешифратор 66, формирователь 67 сигнала вывода на шину ЭВМ при программном обмене с данным устройством, формирователь 68 импульса синхронизации регистров адреса 7, функций 10, номера 13, формирователь- 69 импульса установки. На фиг.З обозначены также выходы 70 - 72 внутренг них узлов блока.

Блок управлени  (фиг.4) содержит распределитель 73 импульсов, элемент ИЛИ 74, генератор 75 импульсов,дешифратор 76, формирователь 77 импульсов записи.

На фиг.5 представлен пример исполь. зовани  предлагаемого устройства в системе.

Система содержит ЭВМ 78. В случае, если периферийные устройства вход т в систему КАМАК, то предлагаемое устройство будет контроллером Крейта КАМАК, а канал периферийной системы- магистралью Крейта КАМАК.К магистрали Крейта КАМАК подключаютс  модули , представл ющие собой одноплатные микроэвм 79 (модули расширени  контроллера), работающие самосто тельно и имеющие возможность обращать с  через контроллер Крейта к любому

модулю в Крейте, модули,  вл ющиес  источниками 80 программ и способные через контроллер Крейта передавать команды и обмениватьс  данными с любым модулем в Крейте, и другие функциональные модули 81, св занные с внешним оборудованием или выполн ющие свои специфические функции (аналого-цифровые и цифроаналоговые преобразователи , входные и-выходные регистры , счетчики, таймеры, синхронизаторы , адаптеры внешних устройств и др.). В общем случае периферийные устройства могут быть св заны с ЭВМ через устройство 82 и канал 83 периферийных устройств.

Распределитель,73 импульсов

(фиг.4) содержит два регистра84 и

85, триггер 86, элемент И 87,эле- мент НЕ-И 88.

Формирователь 77 импульсовзаписи (фиг.4) содержит элементИ 89, элемент НЕ-И 90, элемент И-НЕ91.

3.

Формирователь 62 сигнала синхронизации регистра 6 данных (фиг.З) содержит триггер 92, элемент И-НЕ 93, элемент НЕ-ИЛИ 94.

. Формирователь 64 импульсов запуска распределител  импульсов (фиг.З содержит два элемента 95 и 96 и элемент ИЛИ-И 97.

Формирователь 67 сигнала вывода на шину ЭВМ (фиг.З) содержит элемент ИЛИ 98, триггер 99, элемент И-НЕ 100.

Формирователь 68 импульса синхронизации регистров 7 адреса (фиг.З) содержит триггер 101, элемент И 102 элемент ИЛИ-НЕ 103.

Формирователь 69 импульса установки (фиг.З) содержит элемент И 104, элемент ИЛИ-НЕ 105, триггер 10

Устройство работает следующим образом .

В режиме программного обмена между ЭВМ 78 и предлагаемым устройство 82 в регистры устройства занос тс  начальные данные. Посто нно с шины 21 данных ЭВМ информаци  через шинн формирователи 20 поступает на дешифратор 66. При совпадении кода на входе дешифратора с номером периферийных устройств и наличии сигнала к ВУн на входе 41 на шине ЭВМ в фазе передачи адреса по шине фронтом сигнала к СИАн на входе 42 устанавливаетс  триггер 63, сигнали

o

5

сигнала к ВЫВОДн на входе 43 с гаи- ны ЭВМ, а затем с выхода формирова- через элемент ИЛИ 74 посту64

тел 

пает на вход распределител  73 импульсов . Первым же отрицательннм перепадом тактовых импульсов на выходе 30 с генератора 75 на выходе 29 раг:- пределител  импульсов по вл етс  сигнал В, Который поступает на магистраль Крейта, а также разрешает выдачу на выходы адреса 9 через буферные усилители В и функции 12 через буферные усилители 11 и дешифрацию номера станции дешифратором 14. Если в регистре 13 записан номер одного из модулей Крейта, по вл етс  импульс на одном из выходов 5 дешифратора 14, а затем формируютс  импульсы Si и S2 на магистрали Крейта. Если в регистр 13 занесен код N(0) или N(28), то импульс по вл етс  на выходах 16 и 18 дешифратора 14. При этом код N(0) говорит об адресовании одного из внутренних регистров контроллера, а 5 N(28) об адресовании буферной пам ти 46. Внутренний регистр контроллера или  чейка буферной пам ти выбираютс  в зависимости от содержимого регистра 7. Одновременно с запуском распределител  импульсов информаци  с шины 21 адреса данных ЭВМ через формирователи 20 поступает на регистр 6. Если адресован регистр 5 управлени , что определ ет дешифра0

зирующий о том, что периферийные уст- тор 76, н его выходе по вл етс  им- ройства адресованы дл  работы в ре- . жиме программного обмена. Тот же фронт сигнала к СИАн на входе 42 ;поступает на вход 34 формировател  62 сигнала синхронизации регистра 6 40 данных, который заносит в регистр 6 информацию о номере периферийных устройств и адрес в периферийной подсистеме А. Формирователем 67 по началу сигнала с выхода триггера 63 45 формируетс  импульс длительностью, равной периоду следовани  синхроимпульсов на выходе 30. Этот импульс поступает на вход формировател  68 и формирует импульс на выходе 36 син- 50 хронизации регистров адреса 7, функций 10 и номера 13. По концу этого импульса информаци  из регистра 6 перезаписываетс  в регистры 7, 10 и 13. Дальнейша  работа схемы опре- 55 дел етс  распределителем 73 импульсов . Запуск распределител  73 импульсов осуществл етс  импульсом на входе 39, который формируетс  по началу

пульс на выходе 32 стробировани  регистра управлени , если же адресована буферна  пам ть 46,то адрес  чейки пам ти поступает с регистра 7 через счетчик 50 и регистр 51 на адресные входы буферной пам ти, на его входе 31 Нормируетс  импульс записи формирователем 77. В заключительной фазе работы распределител  73 импульсов по импульсу на выходе 33 запускаетс  триггер 65, с выхода которого через буферный формирователь 60 на шину ЭВМ поступит сигнал к СИПн на выход 37. Сигнал к СШТн с выхода 37 снимаетс , как только окончитс  сигнал к ВЫВОДн на входе 43, а по Ькончанию сигнала к СИАн на входе 42 устанавливаетс  в исходное состо ние триггер 63 и цикл обмена по программному каналу оканчиваетс .

Пл  обеспечени  обмена командами и данными между модул ми в Крейте в контроллер включен блок 19 представлени  управлени  магистралью Крейта,

тор 76, н его выходе по вл етс  им-

пульс на выходе 32 стробировани  регистра управлени , если же адресована буферна  пам ть 46,то адрес  чейки пам ти поступает с регистра 7 через счетчик 50 и регистр 51 на адресные входы буферной пам ти, на его входе 31 Нормируетс  импульс записи формирователем 77. В заключительной фазе работы распределител  73 импульсов по импульсу на выходе 33 запускаетс  триггер 65, с выхода которого через буферный формирователь 60 на шину ЭВМ поступит сигнал к СИПн на выход 37. Сигнал к СШТн с выхода 37 снимаетс , как только окончитс  сигнал к ВЫВОДн на входе 43, а по Ькончанию сигнала к СИАн на входе 42 устанавливаетс  в исходное состо ние триггер 63 и цикл обмена по программному каналу оканчиваетс .

Пл  обеспечени  обмена командами и данными между модул ми в Крейте в контроллер включен блок 19 представлени  управлени  магистралью Крейта,

включающий буферную пам ть 46. Количество адресов буферной пам ти 46 не менее количества модулей в Крей- те, причем каждому модулю соответствует свой адрес буферной пам ти. По каждому адресу буферной пам ти, соответствующему модул м, которым предоставлено право управлени  Крей- том, заноситс  управл ющее слово запроса , содержащее маску запроса и код функции управлени .

Информаци  в буферную пам ть заноситс  в режиме программного обмена как было описано и может оперативно мен тьс  в процессе работы.

Тактовые импульсы на выходе 30 с генератора 75 через одновибратор А5 посто нно поступают на счетный вход счетчика 50, код с которого через регистр 51 поступает на адресный вход буферной пам ти 46 и управ- л ющий вход коммутатора 54.Коммутатор 54 подключает один из входов 26 запросов от модулей в Крейте на один из входов элемент И-НЕ 48.Од- новременно на входах буферной пам ти 46 по вл етс  управл ющее слово запроса, соответствующее модулю, выход запроса которого в этот момен выбран коммутатором. Первый и второй разр ды управл ющего слова запросов , соответствующие коду функции управлени , поступают на дешифратор 47 и с его выхода на вход И-НЕ 48. На другой вход элемента И-НЕ 48 поступает третий разр д управл ющего слова запроса, соответствующий маске запроса, В случае, если на входе 26 запроса, подключенном коммутатором 54 на его выход, присутствует запрос на обслуживание (единица на выходе коммутатора 54), дешифратор 47 обнаруживает , что соответствующий запрос  вл етс  запросом модул  на управление магистралью Крейта (единица на выходе дешифратора 47) и маска запроса открыта (единица на третьем выходе буферной пам ти 46), на выходе элемента И-НЕ 48 по вл етс  низкий уровень, который запрещает од- новибратору 45 формирование импульсов пересчета счетчика 50. Следующим тактовым импульсов на выходе 30 в регистр 52 заноситс  информаци  6 запросе от модул  на управление мгистралью Крейта, причем если этот запрос обнаруживаетс  во врем  обмена контроллера с ЭВМ по программному каналу благодар  элементу НЕ-И 56, это гроисходит только после окончани , обмена по программному каналу, т.е. когда сбрасываетс  триггер 63

и снимаетс  сигнал с выхода 38. Выходы регистра 52 поступают на элемент И-НЕ 49 и формируют сигнал на выходе 27, по началу которого формирователь 64 формирует задержанный импульс . па выходе 39 запуска распределител  73 импульсов. Кроме того, сигнал с выхода 27 поступает на вход управлени  направлением приема информации регистра 13, а формирователь

68 формирует импульс на выходе 36 записи в регистры 7, 10, 13. По этому импульсу в регистр 7 записываетс  нулевой код адреса, в регистр 10 код функции 4 чтени , а в регистр 13 номер модул , с которого поступил запрос , равный коду, хран ющемус  в регистре 51. Распределитель 73 импульсов формирует цикл обращени  к модулю, запросивщему запрос, при

котором модуль выставл ет на шины 3 чтени  команду, с которой он должен обратитьс  к магистрали Крейта. Эта команда через усилители 1 поступает на входы регистров 7, 10и13, а в

конце цикла задним фронтом импульса с выхода 33 формирователь 68 формирует импульс записи в эти регистры и запоминаетс  нова  команда. Кроме того, во врем  цикла чтени  команды

модуль должен выставить сигнал на входе 44 подтверждени  получени  права на управление магистралью Крейта и одновременно сн ть сигнал запроса на внимание, при этом элемент

И-НЕ 48 разрешает работу одновибра- тора 45 и начинаетс  поиск очередного запроса. Теперь выполнены все услови , чтобы элемент НЕ-И 55 сформировал сигнал на входе 28,разрешаю-г

щий работу распределител  73 импульсов непрерывно. Таким образом, организуютс  передача блока данных между модулем 80, запросившим управлет ние, и функциональным модулем 81 через входы 3, усилители 1, внутреннкио шину 23, усилители 2 и выходы 4.Обмен блоком данных идет с максимальной скоростью, допускаемой магистралью Крейта и контроллером без разрыВОВ между отдельными циклами на магистрали Крейта,

Передача блока данных может быть прервана в следующих случа х.

1. Передача блока данных окончена . При этом во врем  передачи последнего слова данных сигнал на входе 44 модулем 80 снимаетс , в резул тате на выходе элемента НЕ-И 55 сигнал на выходе 28 также снимаетс .Работа распределител  73 импульсов после окончани  очередного цикла запрещена , сигнал на выходе 29 оканчи- ваетс  и тактовые импульсы на выходе 30 через элемент ИЛИ 53 поступают на стробирующий вход регистра 52. Код на выходе регистра измен етс  и сигнал на выходе 27 оканчиваетс .

Таким образом, передача блока данных }5 ходных буферных усилителей данных.

завершена.

2.Во врем  передачи блока данны происходит обращение к контроллеру Крейта от ЭВМ по программному каналу . В этом случае формирование сигнала на выходе 28 на выходе элемент НЕ-И 55 запрещено сигналом на выходе 38 с выхода триггера 63. Обмен

по программному каналу начинаетс  только после окончани  цикла передачи слова данных, при котором по вл - .етс  адрес контроллера на шине ЭВМ.

3.Во врем  передачи блока данных обнаружен запрос от другого модул  в Крейте на управление магистралью . В этом случае формирование сигнала на выходе 28 на выходе элемента НЕ-И 55 запрещено сигналом с выхода элемента НЕ-И 56. По окончании цикла передачи слова данных в регистр 52 вновь заноситс  код запроса на управление магистралью и вновь формируетс  сигнал на выходе 27. Происходит предоставление маги;страли Крейта новому источнику запроса (как было описано ранее).

Во втором и третьем случае обмен блоком данных не оканчиваетс . Поэтому модуль, сн в сигнал на входе 44, должен выставить вновь сигнал запроса на внимание. Контроллер,обнаружив этот сигнал, вновь предоставл ет этому модулю магистраль Крейта, чтобы продолжить передачу блока данных . Таким образом, длинные блоки данных могут неоднократно прерыватьс . Передача отдельных слов или коротких блоков данных происходит за один раз.

Claims (1)

1. Устройство дл  сопр жени  электронно-вычислительной машины (ЭВМ)

с периЛерийными устройствами, содержащее входной буферный усилитель данных, выходной буферный усилитель данных, выходной буферный усилитель адреса, выходной буферный усилитель данных функций, регистр управлени , регистр адреса, шинные формирователи , дешифратор номера, регистр номера , регистр данных, блок св зи с ЭВМ, блок управлени , причем информационный вход входного буферного усилител  данных подключен к информационным выходам периферийных устройств , информационные выходы выадреса и функций подключены к информационным , адресным и управл ющим входам периферийных устройств соответственно , группа информационных

выходов дешифратора номера подключена к входам выборки периферийных устройств, информационные входы шинных формирователей подключены к информационной шине ЭВМ, входы выборки,

синхронизации и вывода блока св зи с ЭВМ подключены к выходам выборки, синхронизации и выводам ЭВМ соответственно , первый синхровыход блока св зи с ЭВМ подключен к входу синхронизации ЭВМ, при этом информационный выход входного буферного усилител  данных соединен с информационными входами выходного буферного усилител  данных, регистра адреса, регистра

управлени , с первым информационным входом регистра номера и с информационным выходом регистра данных, информационные выходы шинных формирователей соединены с информационными

входами регистра данных и информационным входом блока св зи с ЭВМ, второй синхровыход которого соединен с синхровходом регистра данных,вход сброса которого соединен с установочным выходом блока св зи с ЭВМ, выход запуска и тактовый выход которого соединен с первым входом запуска и первым тактовым входом блока управлени  соответственно, вход кодовых

условий которого соединен с. информационным выходом регистра адреса и информационным входом выходного буферного усилител  адреса, разрешающий вход которого соединен с разрешающим

входом выходного буферного усилител  функций, стробирующим входом дешифратора номера, разрешающим входом блока св зи с ЭВМ и первым выходом блока управлени , второй выход которого

соединен с стробирующим входом блока св зи с ЭВМ, установочный вход которого соединен с третьим выходом блока управлени , четвертый выход которого соединен с синхровходом регистра , управлени , разрешающий и вто рой тактовый входы блока управлени - соединены с первым и вторым информационными выходами дешифратора номера соответственно, информационный вход которого соединен с информационным выходом регистра номера, синхро- вход которого соединен с синхровходо регистра адреса и с третьим синхровхдом блока св зи с ЭВМ, отлича- ю щ е е с   тем, что, с целью повышени  быстродействи , в него вв едены регистр функций., блок предоставлени  управлени  и элемент И, причем групп

входов запросов блока предоставлени  управлени  подключена к выходам за- -просов периферийных устройств,первый разрешающий вход блока предоставлени  управлени  подключен к выходам разрешени  периферийных устройств, при этом разрешающий выход блока св зи с ЭВМ соединен с разрешающим входом регистра функций и вторым разрешающим входом блока предоставлени  управлени , первый информаци- онньй вход которого соединен формационным выходом регистра данных и с первым информационным входом регистра функций; второй информацион- ныйг вход которого соединен с информационным выходом регистра управлени , информационный вход выходного буферного усилител  функций соединен с информационным выходом регистра функций, синхровход которого соединен с третьим синхровыходом блока св зи с ЭВМ, вход запуска которого соединен с разрешающим входом выходного б ферного усилител  данных, с разрешающим входом регистра номера, с разрешающим выходом блока предоставлени  управлени , с первым входом элемента И, второй В1СОД которого соединен с первым выходом блока управлени , второй вход запуска которого соединен с выходом запуска блока предоставлени  управлени , стробирующий вход которого соединен с вторым выходом блока управлени , п тый выход которого соединен с первым входом записи блока предоставлени  управлени , второй вход записи которого соединен с первым информационным выходом дешифра

тора номера, выход элемента И соединен г разрешающим входом входного буферного усилител  данных, информационный выход регистра адреса соединен с вторым информационным входом блока предоставлени  управлени , информационный выход которого соединен с вторым информационным входом регистра номера, причем блок предоставлени  управлени  содержит буферную пам ть, дешифратор, коммутатор, два регистра, счетчик, одновибратор, элемент ИЛИ, два элемента И-НЕ, два элемента НЕ-И, причем синхровход од- новибратора соединен с первым входом элемента ИЛИ и  вл етс  стробирующим входом блока предоставлени  управлени , информационный вход буферной пам ти и информационный вход счетчика  вл ютс  первым и вторым информационными входами блока предоставлени  управлени  соответственно , входы записи буферной пам ти и счетчика  вл ютс  первым и вторым

входами записи блока предоставлени  управлени  соответственно, первый вход первого элемента НЕ-И  вл етс  первым разрешающим входом блока предоставлени  управлени , второй

вход первого элемента НЕ-И соединен с первым входом второго элемента НЕ- И и  вл етс  вторым разрешающим входом блока предоставлени  управлени , второй вход элемента ИЛИ  вл етс 

третьим разрешающим входом блока предоставлени  управлени , информационный выход первого регистра соединен с управл ющим входом коммутатора, с адресным входом буферной пам ти

и  вл етс  информационным выходом блока предоставлени  управлени , груТ па информационных входов коммутатора образует группу входов запросов блока предоставлени  управлени , выход

первого элемента И-НЕ соединен с третьим входом первого элемента НЕ-И и  вл етс  выходом резрешени  блока предоставлени  управлени , выход первого элемента НЕ-И  вл етс  выходом запуска блока предоставлени  управлени , при этом в блоке предостав-г лени  управлени  выход элемента ШШ соединен с синхровходом второго регистра , первый информационный вход

которого соединен с четвертым входом первого элемента НЕ-И и с выходом второго элемента НЕ-И, второй вход которого соединен с выходом второго элемента И-НЕ и с разрешаюп им входом

одновибратора, выход которого соединен с синхровходом первого регистра и со счетным входом счетчика, выход которого соединен с информационным входом первого регистра, первый и второй входы первого элемента И-НЕ соединены с первым и вторым выходами второго регистра соответственно,второй информационный вход которого соединен с цервым информационным выхо- дом буферной пам ти и с первым входом дешифратора, второй вход которог соединен с первым информационным выходом буферной пам ти, третий информационный выход которой соединен с первым входом второго элемента И-НЕ, второй и третий входы которого соединены с выходами дешифратора и коммутатора соответственно,

2, Устройство поп,1, отличающеес  тем, что блок управлени  содержит генератор импульсов, дешифратор, два регистра, триггер, элемент ИЛИ, два элемента И, два эле мента НЕ-И, элемент И-НЕ, причем первый и второй входы элемента ИЛИ  вл ютс  первым и вторым входами за- пуска блока управлени , первый управл ющий вход дешифратора соединен с первым входом элемента И-НЕ и  вл етс  первым тактовым входом блока управлени , второй управл ющий вход дешифратора  вл етс  вторым тактовым входом блока управлени , информацион- ный вход дешифратора  вл етс  входом кодовых условий блока управлени , первый единичный выход триггера соединен с нулевыми входами первого и второго регистров, с первым информа- ционным входом триггера и  вл етс  первым выходом блока управлени , первый вход первого элемента НЕ-И  вл -ч етс  разрешающим входом блока управлени , выход генератора импульсов соединен с синхровходом триггера, с первым входом первого элемента И и  вл етс  вторым выходом блока управлени , первый единичный выход второго регистра  вл етс  третьим выходом блока управлени , выход дешифратора  вл етс  четвертым выходом блока управлени , выход элемента И-НЕ  вл етс  п тым виходом блока управлени , при этом в блоке управлени  выход элемента ИЛИ соединен с первым входом второго элемента НЕ-И и с вторым информационным входом триггера, третий информационный вход которого соединен с выходом второго элемента НЕ-И, второй вход которого соединен с первым нулевым выходом второго регистра и с первым информационным входом первого регистра, второй и третий информационные входы которого соединены с первыми нулевыми и еди- ничными выходами первого регистра соответственно, второй нулевой выход которого соединен с первым информационным входом второго регистра и с вторым входом элемента И-НЕ,третий выход которого соединен с выходом первого элемента НЕ-И, второй вход которого соединен с вторым единичным выходом первого регистра,третий единичный выход которого соединен с вторым информационным входом . второго регистра, третий информационный вход которого соединен с вторым единичным выходом второго регистра, третий единичный выход которого со-- единен с четвертым ц 1формационным входом первого регистра и с первым входом второго элемента И, выход которого соединен с четвертым информационным входом второго регистра, синхровход которого соединен с синхровходом первого регистра и с нулевым выходом триггера, второй единичный выход которого соединен с вторым входом первого элемента И, выход которого соединен с четвертью элементом И-НЕ, четвертый единичный выход первого регистра соединен с третьим управл ющим входом дешифратора, второй нулевой выход второго регистра соединен с вторым входом второго элемента И.

.3

73

79

во

W jmiuirmjmnnnnnnjiririJuijmriJL

7J. f - J7.

7J. 7 . 47.

53

80

81

81

61

JL

TJ

LI

Риг 6

30 ЛПЛ 1ЛПГШтПЛЛ 1Л

5-1ППГ1ГШЛЛЛЛ ШЛЛЛГ111ГитГ