SU1462423A1

SU1462423A1 - Буферное запоминающее устройство

Info

Publication number: SU1462423A1
Application number: SU874296615A
Authority: SU
Inventors: Леонид Вольфович Друзь
Original assignee: Предприятие П/Я А-3706
Priority date: 1987-08-18
Filing date: 1987-08-18
Publication date: 1989-02-28

Description

(21)4296615/24-24

(22)18.08.87

(46) 28.02.89. Бюл. № 8 (72) Л.В.Друзь

(53)681.327.6(088.8)

(56)Авторское свидетельство СССР № 1325565, кл. G 11 С 19/00, 1985.

Авторское свидетельство СССР № 964731, кл. G 11 С П/00, 1982.

(54)БУФЕРНОЕ ЗАПОШНАЙЩЕ УСТРОЙСТВО

(57)Изобретение относитс к вычислительной технике и мсжет быть использовано в системах обработки информации . Цель изобретени - расширение области применени устройства за счет шагового и асинхронного режимов работы. В устройство, содерзка- щее триггеры 1-6, элементы ИЛИ 7-9, И 14, счетчик I1, элемент задержки 12, накопитель 13, формирователь 10 импульсов. Устройство работает в непрерывном и шаговом режимах и обеспечивает работу с внешними устройствами в синхронном и асинхронном режимах . 1 ил.

Изобретение относитс к области вычислительной техники и может быть использовано в системах обработки информации.

Целью изобретени гзл етс расширение области применени устройства за счет aiaroBoro и асинхронного режимов работы,

На чертеже приведена блоктсхема устройства,

З стройство содержит триггеры 1-6, элементы ИЛИ 7-9, формирователь 10 импульсов, счетчик 11, элемент 12 за держки, накопитель 13, элемент И 14, вход 15 непрерыбного режима, вход 16 начальной установки, вход 17 режима работЫ; информационные входы 18, синхровход 19, асинхронный вход 20 и вход 21 шагового режима.

Формирователь 10 импульсов содер™ жит триггеры 22, и 23 и элемент И 24.

Устройство работает следующим образом , . .

В исходном положении импульсом, выдаваемым по шине 16 начальной установки , все триггеры 1.. ,4 и счетчик 11 устанавливаютс в нулевое состо ние , Режим чтени задаетс - внешним потенциальным сигналом соответствующего уровн на входе 17 накопител 13, а информаци при записи поступает на вход 18. Режим непрерывной работы, т.е. режим последовательного чтени /записи информации с частотой, задаваемой вв:ешним синхрон ным или асинхронным устройством, устанавливаетс импульсным сигналом на входе 15, который устана вливает триггер 1 Б 1. Триггер 1 подготавлива-. ет к открывашж) элемент И 14. Управл ющие импульсы от синхронного ипи асинхронного внешнего устройства поступают по входам 19, 20 соответственно и через элемент ИЛИ 8, И }-4 периодически устанавливают триггер 4 в единичное состо ние. По переднему фронту выходного сигнала триггера 4 через элемент ИЛИ 7 включаетс формирователь 10„С помощью триггеров 22, 23, срабатывающих по фронту и срезу тактовых импульсов, и элемента И 24 формируетс импульс. Этот импульс подаетс на управл ющий вход СЕ накопител 13 и обеспечивает чтение/запись информации по адресу, заданному счетчиком 11„ По окончании цикла чтение/запись этот импульс, задержанный элементом 12, увеличивает со

10

15

20

25

30

35

40

45

50

55

держимое счетчика 11 на единицу и через элемент ИЛИ 9 обнул ет триггер 4 дл приема следующего управл ющего импульса внешнего устройства.. По окончании непрерывного режима работы устройство возвращаетс в исходное состо ние сигналом начальной установки.

Триггер .1 сбрасьюаетс в О и закрывает элемент И 14. Режим шаго- . вой работы задаетс одиночным импульсом , который подаетс оператором на вход 21 и устанавливает в единичное состо ние триггер 3.

Если устройство работает С синхронным внешним устройством, то последнее Непрерывно с заданной частотой вьщает по входу 19 управл ющие импульсы, которые поступают на тактовые входы триггера 6. При подаче импульса Шаг на вход триггер 3 выдает единичный сигнал на D-вход триггера 6, который устанавливаетс в единичное состо ние очередным управл ющим импульсом синхронного внешнего устройства. Сигнал-с выхода триггера 5 через элемент ИЛИ 7 включает формирователь 10 и повтор етс указанный процесс обращени к накопителю . Затем .импульс с выхода формировател 10 через элемент 12 задержки увеличивает содержимое счетчика 1 1 на единицу и через ИЛИ 9 обнул ет триггеры 6, 4, 3. Устройство возвращаетс в исходное положение. После подачи следующего импульса Шаг аналогично происходит обращение к накопителю синхронно : с управл ющим сигналом внешнего уст-.-. ройства.

Если устройство работает с асинхронным внешним устройством, которое при чтении информации, например, выдает следующий импульс управлени только после приема байта информации из накопител и его обработки, то первый асинхронный управл ющий сигнал подаетс по вхо.цу 20 на триггер 2 и устанавливает его в единичное состо ние . Триггер 2 выдает единичный сигнал на D-вход триггера 5. При выдаче Оператором импульсного сигнала Шаг, который подаетс на тактовый вход триггера 5, он устанавливаетс в единичное состо ние и аналогично описанному через элемент ИЛИ 7 включает формирователь 10, обеспечивающий обращение к накопителю 13. После

этого обнул ютс триггеры 2, 4, 5. После получени и обработки байта информации асинхронное внешнее устройство снова выдает управл ющий импульс, который устанавливает триггер 2 в единичное состо ние, а последовательной подачей оператором импульсов Шаг обеспечиваетс шаговое обращение к накопителю по всем адресам, но всегда после поступлени управл ющего импульса от асинхронного внешнего устройства.

462

Claims

Формула изобретени I Буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого вл ютс соответственно информационными входами и информационными выходами устройства , вход режима работы накопител вл етс соответственно входом режима работы устройства, адресные входы накопител подключены к выхо .дам счетчика, счетный вход которого подключен к выходу элемента задержки первый, второй и третий триггеры, элемент И и первый элемент ИЛИ, о т- личающеес тем, что, с целью расширени области .применени устройства за счет шагового и асинхронного режимов, оно содержит четвертый , п тый и шестой триггеры, второй и третий элементы ИЛИ и формиро .ватель импулъсов, выход которого под , 62423

ключей к; входу разрешени обрап4ени накопител и к входу элемента задержки , выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого вл етс входом начальной установки устройства и подключен к входам сброса счетчика и первого .триггера, установочный вход

0 которого вл етс входом непрерывного режима устройства, выход первого триггера подключен к первому входу элемента И, второй вход которого подключен к выходу первого элемента ИЛИ,

15 первый вход которого вл етс синхро- входом устройства и подключен к син- хровходу п того триггера, информационный вход которого подключен к выходу третьего триггера, установоч20 ный вход которого вл етс входом шагового режима устройства и подключен к синхровходу шестого триггера, информационный вход которого подключен к выходу второго триггера, вход

25 установки которого вл етс асинхронным входом устройства и подключен к второму входу первого элемента ИЛИ, вьпсод третьего элемента ИЛИ подключен к входам сброса второго, третье30 го, четвертого, п того, шестого триггеров , выходы четвертого, п того и шестого триггеров подключены к входам второго элемента ИЛИ, выход которого подключен к входу формировател импульсов.