SU1552378A1

SU1552378A1 - Преобразователь бипол рного кода в однопол рный

Info

Publication number: SU1552378A1
Application number: SU884479849A
Authority: SU
Inventors: Михаил Борисович Волчков; Владимир Тимофеевич Захаренко; Виктор Константинович Сергеев
Original assignee: Предприятие П/Я А-1874
Priority date: 1988-08-29
Filing date: 1988-08-29
Publication date: 1990-03-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах приема-передачи дискретной информации. Цель изобретени - повышение достоверности преобразовател . Преобразователь бипол рного кода в однопол рный содержит дифференциальный усилитель 1, первый 2 и второй 3 компараторы, источники положительного 4 и отрицательного 5 опорных напр жений, счетчики 6 - 8, триггеры 9, 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, генератор 12 тактовых импульсов, элемент И 14 и элемент НЕ 15. 1 ил.

Description

Изобретение относится к автомажет быть использовано в устройствах приема - передачи дискретной информации. Цель изобретения - повышение достоверности преобразователя. Преобразователь биполярного кода в однополярный содержит дифференциальный усилитель 1, первый 2 и второй 3 компараторы, источники положительного 4 и отрицательного 5 опорных напряжений, счетчики 6-8, триггеры 9, 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, генератор 12 тактовых импульсов, элемент И 14 и элемент НЕ 15. 1 ил.

SU „„ 1552378

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах приема - передачи дискретной информации. $

Цель изобретения - повышение достоверности преобразователя за счет контроля длительности импульса и паузы между импульсами.

На чертеже представлена функцио- -jq нальная схема преобразователя.

Преобразователь биполярного кода в однополярный содержит дифференциальный усилитель 1, первый и второй компараторы 2 и 3, источники 4 15 и 5 положительного и отрицательного опорных напряжений, счетчики 6-8, триггеры Эи 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, генератор 12 тактовых импульсов, элемент ИЛИ 13, элемент И 14 20 и элемент НЕ 15.

Преобразователь работает следующим образом.

В отсутствие входной информации, когда на входных шинах имеется нуле- 25 вой потенциал, на выходе усилителя 1 также присутствует нулевой потенциал. При этом сигналы с источников 4 и 5 обеспечивают формирование на выходах компараторов 2 и 3 сигналов 30 высокого логического уровня. Эти сигналы поступают на входы начальной установки R счетчиков би 7, на выходах которых устанавливаются сигналы низкого логического уровня, обеспе- 35 чивающие сохранение на выходе триггера 9 сигнала низкого логического уро вня .

Сигналы высокого логического уровня с выходов компараторов 2 и 3 до устанавливают на выходе элемента 11 сигнал низкого логического уровня. При этом счетчик 8 с низким потенциалом на входе разрешения начинает считать поступающие на него с гене- 45 ратора 12 тактовые импульсы. По истечении времени где п<

количество тактовых импульсов; Τ_Ύ период следования тактовых импульсов, на выходе счетчика 8 устанавливается сигнал высокого логического уровня, поддерживающий это состояние через вход разрешения счета. На выходе триггера 10 присутствует сигнал высокого логического уровня, запомненный от предыдущего воздействия на его S-вход единичного сигнала. На входах элемента 14 и его выходе присутствуют сигналы высокого логи ческого уровня, соответствующего логической 1.

При появлении сигнала информации единицы, чему соответствует отрицательный потенциал на первом входе и положительный потенциал на втором входе, на выходе усилителя 1 в результате суммирования входных сигналов формируется импульс положительной полярности, равный удвоенной амплитуде входных сигналов. Этот импульс, превышающий сигнал положительного напряжения с источника 4, устанавливает на выходе компаратора 2 сигнал низкого логического уровня и поддерживает на выходе компаратора 3 сигнал высокого логического уровня.

В этот момент на выходе элемента 11 устанавливается сигнал высокого логического уровня, обеспечивающий обнуление счетчика 8 и формирование переднего фронта импульса на выходе элемента 15,-в результате чего на выходе триггера 10 и выходе элемента 14 устанавливаются сигналы низ-, кобо логического уровня.

В это же время счетчик 6 с низким потенциалом на входе разрешения начинает считать поступающие на него с генератора 12 тактовые импульсы. По истечении времени t_a=n₂·Т_т на выходе счетчика 6 устанавливается сигнал высокого логического уровня, поддерживающий это состояние через вход разрешения счета. Количество тактовых импульсов п_г, считываемых счетчиком 6, выбирается из соображений обеспечения прохождения времени с момента появления информационной единицы, близкого, но не превышающего нормированную величину минимальной длительности действия импульса входного кода. Длительность 2_Ттактовых импульсов выбирается из соотношения 'с_т«'с'_к, где ?к - длительность действия импульса входного кода.

!

По сигналу высокого логического уровня с выхода 6 триггеры 9 и 10 меняют свое состояние, на их выходах, а также на информационном выходе формируется сигнал высокого логического уровня, соответствующий сигналу информации единицы. Состояния выходов компаратора 3, счетчиков 7, 8 и элемента 'И 14 в процессе воздействия__ импульса информации единицы не меняются .

По окончании действия на входах импульсов информации единицы и начале паузы до следующего бита входной информации на выходе усилителя 1 присутствует нулевой потенциал, а на выходе компаратора 2 формируется сигнал высокого логического уровня, обнуляющий счетчик 6. Состояния выходов компаратора 3, счетчика 7, триггеров Эи 10 и элемента И 14 не меняются.

В момент начала паузы входной информации единицы на выходе элемента 11 устанавливается сигнал низкого логического уровня. При этом счетчик 8 с низким потенциалом на входе разрешения начинает считать тактовые импульсы. По истечении времени t₄= =η₄· Т_т на выходах счетчика 8, элемента 14 и выходе синхронизации устанавливается сигнал высокого логического уровня, который’поддерживается в счетчике 8 через вход разрешения счета. Количество тактовых импульсов п_л выбирается из соображений обеспечения прохождения с момента окончания импульса входного кода времени , близкого, но не превышающего нормированную величину минимальной длительности паузы в каждом бите входной информации.

Сигнал высокого логического уровня на выходе счетчика 8 и выходе синхронизации поддерживается до прихода следующего импульса входной информации.

При появлении сигнала информации нуля, чему соответствует положительный потенциал на первом входе и отрицательный потенциал на втором входе, на выходе усилителя 1 формируется импульс отрицательной полярности, превышающий по абсолютной величине отрицательное напряжение с источника 5, устанавливающий на выходе компаратора 3 сигнал низкого логического уровня и поддерживающий на выходе компаратора 2 сигнал высокого логического уровня. В этот момент на выходе элемента 11 устанавливается сигнал высокого логического уровня, обеспечивающий обнуление счетчика 8, установление на выходе триггера 10 и элемента 14 сигнала низкого логического уровня, а счетчик 7 с низким потенциалом на входе разрешения начинает считать тактовые импульсы в течение времени t₂, после чего на выходе счетчика 7 устанавливается сигнал высокого логичес- . кого уровня, изменяющий состояние триггера 9. На выходе триггера 9, а следовательно, и информационном выходе преобразователя формируется Ю сигнал низкого логического уровня, соответствующий сигналу информации нуля.

В момент начала паузы входной информации нуля на выходе элемента 11 устанавливается сигнал низкого логического уровня, включающий счетчик 8. По истечении времени t₄ на выходах счетчика 8, элемента 14 и выхода синхронизации устанавливается

2Q 'сигнал высокого логического уровня, который поддерживается до прихода следующего импульса входной информации.

Появление на входе устройства несинфазной импульсной помехи любой длительности в интервале времени 0<t_n<t₂ во время действия кодового импульса выявляется схемой контроля длительности кодового импульса 30 (счетчики 6 и 7).-· При этом искаженный импульс кода с длительностью меньшей, чем нормированная, не меняет информации на информационном выходе, а на выходе синхронизации не __ формируется синхроимпульс.

Jb

Появление несйнфазной импульсной помехи во время паузы между импульсами соседних битов кода информации выявляется схемой контроля длительности паузы (счетчик 8), При этом сокращенная по сравнению с нормированной (t) пауза обеспечивает отсутствие синхроимпульса на выходе

4₅ синхронизации.

Claims

Формула изобретения а

Преобразователь биполярного кода ₅0 в однополярный, содержащий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, общую шину, первый и второй триггеры, выход второго триггера является инI формационным выходом преобразователя, _S5 отличающийся тем, что, с целью повышения достоверности преобразования, в него введены дифференциальный усилитель, источник отрицательного опорного напряжения и исΊ точник положительного опорного напряжения, первый и второй .компараторы', первый - третий счетчики, элемент И, элемент ИЛИ и генератор тактовых импульсов, выход которого соединен со счетными входами первого - третьего счетчиков, выход дифференциального усилителя соединен с первыми входами первого и второго компараторов, выходы которых соединены соответственно с R-входом первого счетчика, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, R-входом второго счетчика и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с R-входом третьего счетчика, выход которого соединен с входом разрешения счета третьего счетчика, первым входом элемента И и через инвертор - С-входом первого триггера, выход которого соединен с вторым входом элемен та И, выходы источника положительного опорного напряжения и источника отрицательного опорного напряжения

5 соединены с вторыми входами соответственно первого и второго компараторов, выход первого счетчика соединен с входом разрешения счета первого счетчика, S-входом второго триггера, и первым входом элемента ИЛИ, выход которого соединен с S-входом первого триггера, D- и R-входы которого подключены к общей шине, выход второго счетчика соединен с входом раз15 решения счета второго счетчика, вторым входом элемента ИЛИ и R-входом второго триггера, первый и второй · входы дифференциального усилителя и выход элемента И являются соответ2о ственно первым и вторым входами и выходом синхронизации преобразователя.