SU1119196A1 - Мажоритарное устройство - Google Patents

Мажоритарное устройство Download PDF

Info

Publication number
SU1119196A1
SU1119196A1 SU833599667A SU3599667A SU1119196A1 SU 1119196 A1 SU1119196 A1 SU 1119196A1 SU 833599667 A SU833599667 A SU 833599667A SU 3599667 A SU3599667 A SU 3599667A SU 1119196 A1 SU1119196 A1 SU 1119196A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
input
output
channel
Prior art date
Application number
SU833599667A
Other languages
English (en)
Inventor
Борис Николаевич Балясников
Сергей Алексеевич Лебедев
Станислав Алексеевич Новожилов
Александр Михайлович Парфенов
Яков Борисович Свердлов
Original Assignee
Предприятие П/Я В-2203
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2203 filed Critical Предприятие П/Я В-2203
Priority to SU833599667A priority Critical patent/SU1119196A1/ru
Application granted granted Critical
Publication of SU1119196A1 publication Critical patent/SU1119196A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

МАЖОРИТАРНОЕ УСТРОЙСТВО, содержащее первый элемент ИЛИ, первый, второй и третий элементы И, выходы которых соединены с входами первого элемента 1ШИ, первые входы первого и второго элементов И соединены с синхронным входом первого канала, второй вход второго элемента И и первый вход третьего элемента И соединены с синхронным входом второго канала, а вторые входы первого и третьего элементов И соединены с синхронным входом третьего канала, отличающеес   тем, что, с целью увеличени  быстродействи  и помехоустойчивости устройства, в него введены три пороговых элемента, три вторых элемента ИЛИ и три D-триггера, С-входы которых соединены с выходами соответст.вующих вторых элементов ИЛИ, а D-входы - с выходами соответствующих пороговых элементов, входы которых подключены к шинам питани  соответствующих каналов, выход первого D-триггера соединен с. третьими входами первого и второго элементов И, выход второго D-трйггера соединен с четвертым (Л входом второго элемента И и с третьим входом третьего элемента И, выход третьего D-триггера соединен § с четвертыми входами первого и третьего элементов И, первые входы вторых элементов ИЛИ соединены с тактовыми входами соответственно первого, второго и третьего канасо лов, вторые, входы - с синхронными входами соответственно первого, второго и третьего каналов, а выход QD О) первого элемента ИЛИ - с выходом устройства.

Description

Изобретение относитс  к изме-. рительной технике и предназначено дл  построени  мажоритарных.устрой многоканальных хранителей времени. Известно -устройство дл  мажоритарного выбора сигналов трехканаль Ных систем, содержащее три элемента И, выходы которых через первый элемент ИЛИ-НЕ соединены с входом второго элемента ИЛИ-НЕ ij , Однако это устройство ненадежно при отключении питани  одного входнаго синхронного канала. Действительно , при отключении питани , нап мер, первого канала напр жение на его шине питани  плавно уменьшаетс  из-за наличи  в цепи питани  значительных емкостей. Это приводит к тому, что на синхронный вход первог канала устройства начинают поступать импульсы либо потенциал достат . но низкой амплитуд. При достижении амплитудой значени , равного порогу срабатывани  микросхемы, например, серии 130, 133, 136, 155 данна  логическа  микросхема становитс  по существу пшрокополосным усилителем в режиме А, Вследствие большого коэффициента усилени  и широко . полосности такой усилитель воз бужна его выходе по вл етс  даетс  и Из-за насигнал высокой частоты. личи  временного рассогласовани  импульсов синхронных каналов на вхо дах устройства во временном интервале данного рассогласовани  на заднем:фронте отрицательного импуль са с выхода первого элемента ИЖ-НЕ возникает по крайней мере один коро кий импульс, на выходе второго элемента ИЛИ-IiE также наблюдаетс  ; . короткий импульс, но противоположной пол рности. При использовании данного устройства, например, в хранител х времени к выходу устройства подключаютс  входы счетчиков. При п даче Таких коротких импульсов на вход цифровых устройств,содержащих элементы пам ти, например, счетчики , элементы пам ти оказываютс  в .случайном состо нии,что ведет к сбо работы такого устройства. Известно также устройство дл  мажоритарного выбора асинхронных сигналов, содержащее три КВ-триггер мажоритарный элемент, элемент ИЛИ-Н элемент И-НЕ и элемент задержки, выход которого соединен с выходом 962 устройства и с5.-входами RS-триггеров, Д-входы которых соединены с входами .устройства, и с входами элементу ИПИНЕ , выход которого соединен с первым входом элемента И-НЕ,второй вход ко-, торого соединен с выходом мажоритарного элемента, входы которого соединены с выходами R5 -триггеров 2} Г Данное устройство вносит значительную задержку и тем не менее ненадежно при отключении питани  одного выходного синхронного канала. Известно трехканальное резервированное устройство, содержащее в каждом канале инвертор, источник питани , резервируемый блок, мажоритарный элемент, четыре резистора, диод и элемент И-НЕ, причем в каждом канале выход источника питани  соединен с резервируемым блоком, выход которого соединен с соответствующими информационными входами мажоритарных элементов каждого канала, управл ющий вход мажоритарного элемента в каждом канале соединен с выходом элемента И-НЕ, входы которого соединены с управлЯвэщими входами канала и через первый и второй резисторы и диод - с выходом.источника питани , а выход источника питани  через третий и четвертый резисторы соединен с соответствующими информационными входами мажоритарного элемента зТ, Указанное устройство ненадежно при отключении питани  одного входного синхронного канала. Наиболее близким к изобретению  вл етс  мажоритарное устройство, состо щее из первого, второго и третьего элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого подключен к входу ждущего мультивибратора, выход которого через формирователь подключен к выходу устройства, первые входы первого и второго элементов И соединены с синхронным входом первого канала, BTOpoif вход второго элемента И и первый вход третьего элемента И соединены с синхронным входом второго канала, а вторые входы первого и третьего элемента И соединены с синхронным входом третьего канала 41. Известное -устройство имеет р д недостатковi Так, им вноситс  зна-. 3 чительна  задержка в выходной сигнал относительно входных синхронных сигналов, что приводит к снижению быстродействи . Действительно задержка сигнала известного устройства по efo выходу относительно входных синхронных сигналов составл  . (,+vV 4 О) . где с, - задержка одного из элементов И; 2 задержка элемента ИЛИ, С -задержка ждущего мультивибратора -4 - задержка формировател . Задержка ждущего мультивибратора так же как и формировател , не може быть меньше задержки одного логичес кого элемента из тех, на которых они собраны. Так как логические элементы И, ИЛИ, И-НЕ обладают равной задержкой, то . (2) где - задержка одного логического элемента. Кроме того, применение такого импульсного устройства, как ждущий мультивибратор, который имеет значительно более низкую помехоустой-. чивость по сравнению с цифровыми логическими элементами, снижает помехоустойчквость мажоритарного устройства . . Использование формировател  прив дит к потере информации о длительно ти импульсов на синхронных входах устройства, что ограничивает област применени  известного устройства. Целью изобретени   вл етс  увели чение быстродействи  и помехоустойчивости устройства. Поставленна  цель достигаетс  те что в устройство, содержащее первый элемент ИЖ, первый, второй и третий элементы И, выходы которых соединены с входами первого элемента ИЛИ, первые входы первого и второго элементов И соединены с синхронным входом первого канала, второй вход второго элемента И и первый вход третьего элемента И соединены с син хронным входом второго канала, а вторые входы первого и третьего элементов Н соединены с синхронным входом третьего канала, введены три пороговых элемента, три вторых элемента ШШ, три Ij) -триггера, С -вход которых соединены с выходами соотве ствук цих вторых элементов ИХИ, а 964 D-входы - с выходами соответствующих, пороговых элементов, входы которых подключены к шинам питани  соответствующих каналов, выход первого D-триггера соединен с третьими входами первого и второго элементов И, выход второго)-триггера соединен с четвертым входом второго элемента И и с третьим входом третьего элемента И, выход третьего)-триггера соединен с четвертыми входами первого и третьего элементов И, первые входы вторых элементов ИЛИ соединены с тактовыми входами соответственно первого, Vtoporo и третьего каналов, вторые входы - с синхронными входами соответственно первого, второго и третьего каналов, а выход первого элемента ИЛИ - с выходом устройства. Введение указанных элементов и св зей позвол ет увеличить быстродействие путем уменьшени  задержки, вносимой устройством, а также повысить помехоустойчивость предлагаемого устройства путем исключени  из него импульсных устройств с низкой помехоустойчивостью. Кроме того, в предлагаемом устройстве не происходит потери информации о длительности входных импульсов. На фиг.1 представлена функциональна  блок-схема устройства, на фиг.2 - временные диаграммы его работы . Мажоритарное устройство см.фиг. содержит элементы И 1-3, первый элемент ШШ 4, пороговые элементы 5 7 ,D -триггеры 8 - 10 и вторые элементы ИЛИ 11 - 13, синхронные входы 14 - 16, тактовые входы 17 - Г9, шины питани  20 - 22 соответственно первого, второго и третьего каналов и выход 23 устройства. На фиг.2 прин ты следующие обозначени  : Д - на тактовом входе 17 первого канала б - на синхронном входе 14 первого Ь- на синхронном входе 15 второго канала, 1 - на синхронном входе 16 третьего канала - на выходе элемента ИЛИ П J е - на выходе порогового элемента Sj - на выходе) -триггера 8j -на выходе элемента И I; -на выходе элемента И 2 J 5 к - на выходе элемента И 3f . А- на выходе 23 устройства. Выходы элементов И 1 - 3 соедине ны с входами элемента ИЛИ 4, первые входы элементов И I и 2 соединены с синхронным входом 14 первого канала н с вторым входом элемента ИЛИ 11, второй вход элемента И 2 и первый вход элемента И 3 соединены с синхронным входом 15 второго канала и с вторым входом элемента ИЛИ 12, а вторые входы элементов И I и 3 соединены с синхронным входом 16 третьего канала и с вторым входом элемента ИЛИ 13. Первые вход элементов ИЛИ II - 13 соединены соо ветственно с тактовыми входами I7 19 первого, второго и третьего каналов, а выходы - с С-входами соо ветствуницих t) - триггеров 8 - 10, D -вход D -триггера 8 через порого вый элемент 5 соединен с шиной пи гани  20 первого канала, J) -вход J} -триггера 9 через пороговый элемент 6 соединен с щиной питани  21 второго канала, а J} -вход С-тркггера 10 через.пороговый элемент 7 с шиной питани  22 третьего канала. Выход элемента ИГШ 4 соединен с вых дом 23 устройства. Устройство работает следующим образам. . При исправной работе трек каналов на шинах питани  20-22 присуствует высокий уровень напр жени , поэтому на выходах пороговых элемен тов 5 - 7 посто нно присутствует по тенциал . Импульсы, поступающие с тактовых входов 17 - 19через соо ветствуюпще элементы ИЛИМ - 13, устанавливают D -триггеры 8 - 10 в состо ние 1, благодар  чему элементы И 1 - 3 посто нно открыты по третьим и четвертым входам. На вько де 23 устройства оказываетс  сигнал полученный в результате мажоритарно обработки сигналов синхронных входов II - 13 с помощью элементов И 1 3 и элемента ИЛИ 4. В устройстве полностью устранена возможность возникновени  коротких импульсов на выходе 23 устройства ,  вл ющихс , помехой, привод щей к сбою цифровых устройств, содерж щих элементы пам ти, подключенных к в ходу 23 устройства Действительно, при уменьшении напр жени  на одной из шин питани  20 - 22, например из 966 шине питани  20 первого канала, до уровн  срабатывани  порогового элемента 5 на его выходе по витс  потенциал О (фиг.2е). По срезу ближайшего импульса с тактового входа I7 или с синхронного входа 14 первого канала Ь триггер в onpov кидываетс  в О (фиг. 2 Я и закрывает по третьим входам элементы И 1 и 2 (фиг.2,и). Тем самым исключаетс  самовозбуждение элементов И I и 2, привод щее к возникновению коротких импульсов помехи. Конъюнкци  импульсов с синхронных входов 15 и 16 второго и третьего каналов (фиг.2Б,2 соответственно) через открытый элемент И 3 (Фиг.2Ю и злемент ИЛИ 4 проходит на выход 23 устройства (фиг. 2А),г.е. устройство выполн ет мажоритарную функцию, обеспечива  исправный сигнал на выходе при отказе по одному синхронному входу. Кроме того, в устройстве исключено возникновение короткого импульса на выходе-23 устройства, т.е. помехи , вызванной несинхронным- орабатыванием пороговых элементов отно|сительно импульсш 1х последовательностей на входах 14-16 устройства. Действительно, при уменьшении напр жени  питани , например на шине питани  20 первого канала, на выходе Порогового элемента 5 переход от уровн  1 до уровн  О (фиг.2б) может произойти в любой момент, но только если такой переход произойдет одновременно со срезом импульса , поступакщего на С-вход 3)триггера 8 с выхода элемента ИЛИ 11 (фиг.2а), на выходе последнего может по витьс  короткий отрицательный импульс, задержанный относительно среза импульса с его входа на задержку срабатывани  3) -триггера 8. Но вследствие того, что на С-вход -О -триггера 8 поступает импульс с выхода элемента ИЛИ П (фиг.2а), срез которого совпадает со срезом последнего по времени импульса из импульсов с тактового входа 17 первого канала и с синхронного входа 14 первого канала, короткий отрицательный импульс (фиг.2);) формируетс  в момент., когда элементы И 1 и 2 закрыты по входам , соединенным с синхронным входом 14 первого канала . 7 Правильна  работа устройства обе печиваетс  при любых временных соот ношени х задержек между синхронными и тактовыми импульсами, вызванными различным временем срабатывани  элёмeиtoв канала. Устройства может работать при лю бом периоде следовани  импульсов с синхроннь Х входов 14 - 16. Необходимо только, чтобы период следовани импульсов с тактовых входов удовлет вор л условию Т-,«Т„, (3) где Т.; - период следовани  импульсо с тактовых входов 17-19; Т - посто нна  времени уменьшени  напр жени  на шинах питани  20 - 22. При достаточно высокой частоте следовани  импульсов с синхронных 8 96 14 - 16, а именно при выходов t« in где Т - период следовани  импульсов с синхронных входов 14 - 16, на тактовые входы 17 - 19 может быть подана 1 либо йти входы могут быть соединены с синхронными входами 14 - 16 одноименных каналов. Благодар  введению дополнительных элементов и св зей задержка, вносима  предлагаемым устройством в выходной сигнал относительно синхронных входов, составл ет: . 3) так как. С. 11- Гд , то С 2со (6) Изобретение позвол ет расширить область применени  устройства в многоканальных резервированных устройствах , например высоконадежных и высокоточных хранител х времени.

Claims (1)

  1. МАЖОРИТАРНОЕ УСТРОЙСТВО, содержащее первый элемент ИЛИ, первый, второй и третий элементы И, выходы которых соединены с входами первого элемента ИЛИ, первые входы первого и второго элементов И соединены с синхронным входом первого канала, второй вход второго элемента И и первый вход третьего элемента И соединены с синхронным входом второго канала, а вторые входы первого и третьего элементов И соединены с синхронным входом третьего канала, отличающеес я тем, что, с целью увеличения быстродействия и помехоустойчивости устройства, в него введёны три пороговых элемента, три вторых элемента ИЛИ и три D-триггера, С-входы которых соединены с выходами соответствующих вторых элементов ИЛИ, а D-входы - с выходами соответствующих пороговых элементов, входы которых подключены к шинам питания соответствующих каналов, выход первого D-триггера соединен с. третьими входами первого и второго элементов И, выход второго D-трйггера соединен с четвертым входом второго элемента И и с < третьим входом третьего элемента И, выход третьего D-триггера соединен с четвертыми входами первого и третьего элементов И, первые входы вторых элементов ИЛИ соединены с тактовыми входами соответственно первого, второго и третьего каналов, вторые, входы - с синхронными входами соответственно первого, второго и третьего каналов, а выход первого элемента ИЛИ - с выходом устройства.
SU833599667A 1983-06-03 1983-06-03 Мажоритарное устройство SU1119196A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833599667A SU1119196A1 (ru) 1983-06-03 1983-06-03 Мажоритарное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833599667A SU1119196A1 (ru) 1983-06-03 1983-06-03 Мажоритарное устройство

Publications (1)

Publication Number Publication Date
SU1119196A1 true SU1119196A1 (ru) 1984-10-15

Family

ID=21066425

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833599667A SU1119196A1 (ru) 1983-06-03 1983-06-03 Мажоритарное устройство

Country Status (1)

Country Link
SU (1) SU1119196A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759700C1 (ru) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Перестраиваемое мажоритарное устройство

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Доманицкий С.М. Построение надежных логических устройств. М., Энерги , 1971, с.163, рис.5-10. 2.Абторское свидетельство СССР № 834703, кл. G 06 F 11/20, 1979. 3.Авторское свдетельство СССР № 811265, кл.С 06 F 11/20, 1978. 4.Авторское свидетельство СССР № 890393, кл. G 06 F 11/20, 1980 (прототип). *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759700C1 (ru) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Перестраиваемое мажоритарное устройство

Similar Documents

Publication Publication Date Title
US5715405A (en) Transceiver circuit with transition detection
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
US6111447A (en) Timing circuit that selectively triggers on a rising or falling input signal edge
JPH07202686A (ja) パルス発生器
US4761572A (en) Semiconductor large scale integrated circuit with noise cut circuit
SU1119196A1 (ru) Мажоритарное устройство
JP2532740B2 (ja) アドレス遷移検出回路
US6781418B1 (en) Arbiter/pulse discriminator circuits with improved metastable failure rate by delayed balance point adjustment
US5126594A (en) Voltage spike detection circuit for use in detecting clock edge transitions within a serial communication system
US4972443A (en) Method and arrangement for generating a correction signal for a digital clock recovery means
SU1725371A1 (ru) Устройство дл устранени вли ни дребезга сигнала
SU1444955A1 (ru) Устройство дл приема информации
SU1264312A1 (ru) Д-триггер
SU1083349A1 (ru) Формирователь импульсов
RU1772887C (ru) Триггер
SU1085003A1 (ru) Формирователь сигнала опорной частоты
SU1529206A1 (ru) Устройство дл синхронизации каналов
SU1261097A1 (ru) Устройство дл контрол генераторов импульсов
SU1480108A1 (ru) Преобразователь серии импульсов в пр моугольный импульс
SU1676077A1 (ru) Устройство дл вычитани и добавлени импульсов
SU1621153A1 (ru) Устройство дл формировани одиночных импульсов
SU1431058A1 (ru) Импульсно-фазовый детектор
US5675774A (en) Circuit element on a single ended interconnection for generating a logical output finish/clock signal when detecting a state change to logical &#34;1 or 0&#34;.
SU758496A1 (ru) Формирователь импульсов
SU1226638A1 (ru) Селектор импульсов