SU1676077A1

SU1676077A1 - Устройство дл вычитани и добавлени импульсов

Info

Publication number: SU1676077A1
Application number: SU894737753A
Authority: SU
Inventors: Виктор Геннадиевич Елисеев; Людмила Вадимовна Чиркова; Юрий Валентинович Галкин; Владимир Марьянович Сакаль
Original assignee: Предприятие П/Я В-8751
Priority date: 1989-09-15
Filing date: 1989-09-15
Publication date: 1991-09-07

Abstract

Изобретение относитс к импульсной технике и может быть использовано дл выделени составл ющих цифровых потоков информации в системах управлени и синхронизации , а также в фазовых преобразовател х дл управлени приводами роботов или станков с числовым программным управлением с фазовой системой управлени . Цель изобретени - повышение быстродействи и надежности устройства путем согласовани задержек воздействи управл ющего и корректирующего сигналов с опорной входной импульсной последовательностью . Цель достигаетс введением в устройство трех элементов ИЛ И 4-6, счетно- готриггера 7, логического элемента РАВНОЗНАЧНОСТЬ 9 и элемента 10 задержки. Кроме того, устройство содержит первый 1,

Description

8

/V

о

v

О

с

v N

Фиг.1

второй 2 и третий 3 синхронные D-триггеры, логический элемент И 8, входные опорную 12, корректирующую 11 и управл ющую 13 шины сигналов, а также выходную шину 14. Устройство позвол ет формировать на своем выходе при отсутствии корректирующих сигналов на входной шине 11 прореженную в два раза опорную импульсную последовательность , поступающую на входную шину 12, При наличии на управл ющей шине 13 единичного уровн напр жени по каждому корректирующему импульсу в выходную последовательность добавл етс один имИзобретение относитс к импульсной технике и может быть использовано дл выделени составл ющих цифровых потоков информации в системах управлени и синхронизации , а также в фазовых преобразовател х дл управлени приводами роботов или станков с числовым программным управлением с фазовой системой управлени .

Цель изобретени - повышение быстродействи и надежности устройства путем согласовани задержек воздействи управл ющего и корректирующего сигналов с опорной входной импульсной последовательностью .

На фиг. 1 представлена функциональна схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Устройство содержит первый 1, второй 2, третий 3 синхронные D-триггеры, первый 4, второй 5 и третий 6 элементы ИЛИ, счетный триггер 7, элементы И 8, РАВНОЗНАЧНОСТЬ 9 и задержки 10, а также входные шины корректирующего 11, опорного 12 и управл ющего 13 сигналов и выходную шину 14,

Тактовый вход первого синхронного D- триггера 1 объединен с входной шиной 11 корректирующего сигнала и тактовым входом третьего синхронного D-триггера З, управл ющий вход которого подключен к входной шине 13 управл ющего сигнала. Шина 12 опорного сигнала подключена к тактовому входу счетного триггера 7 и первому входу элемента И 8, второй и третий входы которого соединены с выходами первого 4 и второго 5 элементов ИЛИ, соответственно . Выход счетного триггера 7 объединен с первым входом элемента РАВНОЗНАЧНОСТЬ 9 и первым входом первого элемента ИЛИ4, второй вход которого соединен с пр мым выходом второго синхронного D-триггера 2, объединенного инпульс опорной частоты. В случае отсутстви входного управл ющего воздействи из выходной последовательности по каждому корректирующему импульсу вычитаетс один импульс. Период поступлени импульсов коррекции на входную шину 11 должен быть не менее двух периодов опорной частоты . Причем на выходной шине 14 в зависимости от периодичности корректирующих импульсов могут быть достигнуты и предельные последовательности - от полного отсутстви выходных импульсов до частоты, равной частоте опорных сигналов. 2 ил.

версным выходом с первым входом второго элемента ИЛИ 2, второй вход которого подключен к пр мому выходу третьего синхронного D-триггера З и второму входу элемента

РАВНОЗНАЧНОСТЬ 9. Выход элемента РАВНОЗНАЧНОСТЬ 9 объединен с тактовым входом второго синхронного D-триггера 2, вход управлени которого соединен с общей шиной устройства, а вход установки

единицы подключен к выходу элемента 10 задержки и входу установки нул второго синхронного D-триггера 2, соединенного инверсным выходом через третий элемент ИЛИ, второй вход которого подключен к

входной шине 12 опорного сигнала, с входом элемента 10 задержки. Причем управл ющий вход синхронного D-триггера 1 объединен с шиной логической единицы устройства , выходна шина 14 которого подключена к выходу элемента И 2.

Устройство работает следующим образом .

В исходном состо нии, когда корректирующие импульсы отсутствуют, независимо

от состо ни третьего синхронного D-триггера 3, на выходной шине 14 присутствует прореженна в два раза опорна импульсна последовательность. Первый синхронный D-триггер 1 находитс в единичном

состо нии по инверсному выходу (фиг. 2д). Этот единичный уровень блокирует прохождение нулевого сигнала через элемент ИЛИ 6, запреща тем самым установку второго синхронного D-триггера 2 в единичное состо ние по его S-входу, Счетным триггером 7 осуществл етс деление входной опорной частоты на шине 12 (фиг. 2а) в два раза (фиг. 2г), причем переключение его из одного состо ни в другое происходит по задним

фронтам опорной импульсной последовательности . Дл сохранени длительности импульсов входной последовательности

элементом РАВНОЗНАЧНОСТЬ осуществл етс инвертирование поделенной на два опорной импульсной последовательности в случае, когда на выходе третьего синхронного D-триггера З присутствует нулевой уровень . Второй синхронный D-триггер 2 по каждому положительному перепаду напр жени на тактовом входе подтверждает свое нулевое состо ние. Следовательно, в исходном состо нии на инверсном выходе синхронного D-триггера 2 находитс единичный уровень, который через элемент ИЛИ 5 воздействует на третий вход элемента И 9 и разрешает прохождение сигналов через элемент И 8. На второй вход элемента И 8 поступает поделенна на два частота опорных импульсов с выхода триггера 7, поскольку на пр мом выходе второго синхронного D-триггера 2 присутствует нулевой уровень сигнала. Таким образом, на выходе элемента И 8, т.е. на выходной шине 14 устройства (фиг. 2м), формируетс прореженна в два раза опорна импульсна последовательность ,

При наличии на управл ющей шине 13 единичного уровн напр жени и корректирующих импульсов на входной шине 11 устройство производит добавление импульсов к последовательности, формируемой на его выходе в исходном состо нии.

По первому корректирующему импульсу , поступившему на шину 11 (фиг. 26), срабатывает третий синхронный D-триггер З, на выходе которого формируетс единичный уровень напр жени (фиг. 2з). По каждому корректирующему импульсу на шине 11 по его переднему фронту срабатывает синхронный D-триггер 1 (фиг. 2д), обеспечива формирование на выходе элемента 10 задержки короткого импульса, устанавливающего второй синхронный D-триггер 2 в единичное состо ние (фиг.2к). Возврат триггера 2 в исходное нулевое состо ние производитс по переднему фронту импульса с выхода элемента РАВНОЗНАЧНОСТЬ (фиг. 2и), т.е. по переднему фронту следующего за корректирующим импульсом сигнала с выхода счетного триггера 7 (фиг. 2г).

Таким образом, по каждому корректирующему импульсу на шине 11 и при наличии управл ющего единичного сигнала на шине 13 в прореженную в два раза выходную последовательность (фиг. 2м) опорных импульсов с входной шины 12 (фиг. 2а) добавл етс один импульс из опорной последовательности .

При наличии на управл ющей шине 13 нулевого уровн напр жени и корректирующих импульсов на входной шине 11 устройство производит вычитание импульсов

из последовательности, формируемой на его выходе в исходном состо нии.

По первому корректирующему импуль: су, поступившему на шину 11 (фиг. 26), срэ- бзтывает третий синхронный триггер 3, на выходе которого формируетс нулевой уровень напр жени (фиг. 2з). По каждому кор- ректирующему импульсу на шине 11, по его переднему фронту, срабатывает первый

0 синхронный D-триггер 1 (фиг. 2д), обеспечива формирование на выходе элемента 10 задержки короткого импульса, устанавливающего второй синхронный D-триггер 2 в единичное состо ние (фиг. 2к). Возврат

5 триггера 2 в исходное нулевое состо ние производитс по переднему фронту импуль- са с выхода элемента РАВНОЗНАЧНОСТЬ 9 (фиг. 2и), работающего в данном режиме в виде инвертора импульсов с выхода счетно0 го триггера 7, т.е. возврат триггера 2 в исходное состо ние производитс по заднему фронту импульса с выхода счетного триггера 7. При этом на выходе второго элемента ИЛИ 5 формируетс нулевой уровень сигна5 ла (фиг. 2л), стробирующий прохождение импульсов опорной частоты через элемент И 8 на выходную шину 14 устройства (фиг. 2м).

Таким образом, по каждому корректиру0 ющему импульсу на шине 11 и при отсутствии управл ющего сигнала на шине 13 из прореженной в два раза входной последо- - вательности опорных импульсов на шине 12 вычитаетс один импульс.

5 Период поступлени импульсов коррекции на шину 11 устройства должен быть не менее двух периодов опорной частоты, присутствующей на входной шине 12. Причем на выходной шине 14 устройства в зависи0 мости от периода подачи корректирующих импульсов могут быть получены и предельные импульсы последовательности - от полного отсутстви импульсов до частоты, равной частоте следовани опорных им5 пульсов.

Изобретение не требует специальной синхронизации управл ющего и корректирующего сигналов к импульсам опорной частоты , надежно в работе в силу своей

0 относительной простоты и позвол ет достичь минимальную задержку распространени входного сигнала на выход устройства, равную времени задержки распространени сигнала в логическом элемен5 те И.

Claims

Формула изобретени

Устройство дл вычитани и добавлени

импульсов, содержащее три синхронных Dтриггера , тактовый вход и вход управлени

первого из которых подключены соответственно к шине корректирующего сигнала и шине единичного логического уровн , шину опорных импульсов, подключенную к первому входу элемента И, и шину управлени , отличающеес тем, что, с целью повышени быстродействи и надежности устройства, в его состав введены первый, второй и третий элементы ИЛИ, элемент задержки, элемент РАВНОЗНАЧНОСТЬ и счетный триггер, тактовый вход которого соединен с шиной опорных сигналов, а выход - с первыми входами элемента РАВНОЗНАЧНОСТЬ и первого элемента ИЛИ, второй вход которого подключен к пр мому выходу второго синхронного D-триггера, а выход - к второму входу элемента И, третий вход которого соединен с выходом второго элемента ИЛИ, соединенного своим перa jTTLTinjariJTrmj

б П ППП ГТ п

вым входом с инверсным выходом второго синхронного D-триггера, второй элемент ИЛИ и элемент РАВНОЗНАЧНОСТЬ объединены своими вторыми входами с пр мым выходом третьего синхронного D-триггера, подключенного входом управлени к управл ющей шине устройства, а тактовым входом - к тактовому входу первого синхронного D-триггера, иверсный выход

которого через третий элемент ИЛ И, второй вход которого объединен с первым входом элемента И, и элемент задержки соединен с входом установки нул первого синхронного D-триггера и входом установки единицы

второго синхронного D-триггера, тактовый вход которого подключен к выходу элемента РАВНОЗНАЧНОСТЬ , а управл ющий вход соединен с общей шиной устройства.