SU1228245A2 - Устройство дл синхронизации импульсов - Google Patents
Устройство дл синхронизации импульсов Download PDFInfo
- Publication number
- SU1228245A2 SU1228245A2 SU843845643A SU3845643A SU1228245A2 SU 1228245 A2 SU1228245 A2 SU 1228245A2 SU 843845643 A SU843845643 A SU 843845643A SU 3845643 A SU3845643 A SU 3845643A SU 1228245 A2 SU1228245 A2 SU 1228245A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- pulse
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике. Предназначаетс дл использовани в устройствах автомати ки и вычислительной техни1 и и вл етс дополнительным изобретением к авт.св. № 1128376. Цель изобретени - повьшеиие надежности работы устройства - достигаетс путем исключени сбойных ситуаций, св занных с потерей информации. Дл этого в устройство введены элемент 5 задержки и триггер D-типа Ш. Устройство также содержит инвертор 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, элементы 3 и 4 задержки , триггер D-типа 6, 7, 8 и 9, шины: входную 11, выходную I2, тактовых импульсов 13. 2 ил. с (Л 1СЛ к
Description
Изобретение относитс к импульсной технике и может предназначатьс дл использовани в устройствах ав томатики и вычислительной техники.
Цель изобретени - повьшение надежности работы за счет исключени сбойных ситуаций, св занных с поте™ рей информации.
На фиг, 1 приведена электрическа функциональна схема устройства; на фиг. 2 временные диаграммы, по с™ н кмцие его работу,
Устройство содержит инвертор I, элемент ИСКЛННАЮЩЕЕ ИЛИ 2,, три элемента 3, 4, 5 задержки, п ть триггеров , каждый из которых D-типа, С-вход первого из которых соединен со входной шиной 11 и с С-входом второго триггера 7, S-вход которого соединен с выходом элемента 3 задержки и с R-входом первого триггера 6, пр мой выход которого соединен с входом элемента 3 задержки, D-вход - с выходом элемента ИСКЛЮЧАЩЕЕ ИЛИ 2
10
Если моменты действи сигнала обнулени триггера 7 (сигнал с выхода элемента 2) и фронта входного импульса на шине II не совпадают-во времени , происходит запись логической единицы в триггер 7, Триггер 6 при этом остаетс в исходном нулевом состо нии, поскольку при рассматриваемой ситуации на D-входе триггера 6 действует потен- циап логического нул . Если моменты действи сигнала обнулени триггера 7 и фронта входного сигнала на шине II совпадают, то запись логической единицы осуществл етс в триггер 6,
5 так как на его D-входе действует потенциал логической единицы. При этом триггер 7 не мен ет своего нулевого состо ни на выходе. Потенциал логической единицы с выхода триггера 6
20 поступает на вход элемента 3,
После завершени формировани импульса через врем , определ емое элементом 3, на выходе последнего по вл етс импульс длительность ко-
и с R-входом второго триггера 7, пр - торого достаточна дл обнулени тригмой выход которого соединен с D-BXO- дами третьего и четвертого триггеров 8 и 9, пр мой выход первого из которых соединен с первой выходной шиной 2 и с входом элемента 4 задержки, выход которого соединен с R-входом третьего триггера 8, С-вход которого соединен с R-входом четвертого триггера 9, с С-входом п того триггера 10 и с шиной 13 тактовых импульсов, котора соединена с первым входом элемента ИСКЛЮЧАНадНЕ ИЖ 2 и через инвертор 1 с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и с С входом четвертого триггера 9, пр мой выход которого соединен с D-входом п того триггера 10, пр мой выход которого соединен с второй выходной шиной и с входом п того элемента 5 задержки, выход которого соединен с R-входом п того триггера 10.
Устройство работает следующим образом .
В исходном состо нии на выходах триггеров 6-10 имеет место нулевой уровень. При поступлении импульсов по шине 13 (фиг, 2а) на выходе триггеров 7, 8 и 10 нулевой уровень, так как на их D-входах нулевой уровень. Входной импульс, по вившийс на шине И (фиг, 2), передним фронтом записывает логическую единицу либо в триг гер 7, либо в триггер 6,
Если моменты действи сигнала обнулени триггера 7 (сигнал с выхода элемента 2) и фронта входного импульса на шине II не совпадают-во времени , происходит запись логической единицы в триггер 7, Триггер 6 при этом остаетс в исходном нулевом состо нии, поскольку при рассматриваемой ситуации на D-входе триггера 6 действует потен- циап логического нул . Если моменты действи сигнала обнулени триггера 7 и фронта входного сигнала на шине II совпадают, то запись логической единицы осуществл етс в триггер 6,
так как на его D-входе действует потенциал логической единицы. При этом триггер 7 не мен ет своего нулевого состо ни на выходе. Потенциал логической единицы с выхода триггера 6
поступает на вход элемента 3,
После завершени формировани импульса через врем , определ емое элементом 3, на выходе последнего по вл етс импульс длительность ко-
торого достаточна дл обнулени триггера 6 и записи потенциала логической единицы в триггер 7, Врем задержки t зависит от частоты следовани тактовых импульсов на шина 13 и длитель-
30 костер tg сигнала обнулени с выхода элемента 2. Анализ показьшает, что t iC 0,5 Т (Т - период тактовой частоты ) ,
С выхода триггера 7 потенциал ло35 гической единицы (фиг, 2) поступает на D-входы триггеров 8 и 9, подготавлива их к переключению.
В зависимости от временного положени фронта поступившего входного
40 импульса с шины П в пределах, состав л квдих период тактовой частоты, т,е, .времени действи тактового импульса или его отсутстви , в единичное со сто ние может, соответственно, пере
45 ключатьс один из триггеров 8, 9. Если указанный входной импульс с шины 1I поступил во врем действи тактового иМ.тульса с шнны 13, то фронт инверсного импульсй с выхода элемента
50 1 поступает на С-вход триггера 9. Триггер 9 переключаетс и на его выходе устанавливаетс потенциал логи ческой единищ. ((|иг, 2), который поступает на D-вход триггера 10.
$5
В это же врем импульс, сформированный на выходе элемента 2 возвращает триггер 7 в исходное (нулевое) состо ние , подготавлива его к приему очередного импульса с шины 11.
С приходом на шину 13 очередного импульса, триггер 10 переключаетс , на его выходе устанавливаетс потенциал логической единицы, а триггер 9 возвращаетс в исходное состо ние. Потенциал логической единицы с выхода триггера 10 синхронно с действием тактового импульса поступает на шину 14 и на вход элемента 5. После завер шени формировани импульса через врем , определ емое элементом 5, на выходе последнего по вл етс импульс, длительность которого достаточна дл обнулени триггера 10,
Цикл повтор етс с приходом очередного импульса с шины 11. Описанный режим соответствует случаю поступлени импульса на шине 11 во врем действи тактового импульса, поступающего с шины 13. Если входной импульс с шины 11, устанавливающий триггер 7 в единичное состо ние,поступает во врем паузы (отсутстви ) импульса с шины 13, то фронт импульса с шины 13 поступает на С-вход триггера 8. Триггер 8 переключаетс и на его выходе устанавливаетс потенциал логической единицы (фиг. 2), который поступает на шину 12 устройства и на вход элемента 4, После завершени формировани импульса через врем -, определ емое элементом 4, на выходе последнего по вл етс импульс, длительность кото
рого достаточна дл обнулени триггера 8. Цикл также повтор етс с приходом очередного импульса с шины 1I. При поступлении двух импульсов с ши ны 11 раздельно в пределах действи
тактового импульса и его отсутстви в одном периоде тактовой частоты, а также в случае.поступлени импульса с шины 1I в момент действи импульса с выхода элемента 2 отсутствует сбой
типа Потер импульса запроса и нормальна работа устройства не нарушаетс .
Claims (1)
- Формула изобретениУстройство дл синхронизации импульсов по авт. св. № 1IZ8376, о т- личающеес тем, что, с целью повышени надежности в работе, внего введены третий элемент задержки, п тый D-триггер, С-вход которого соединен с входной шиной, D-вход - с R- входом первого D-триггера, S-вход которого соединен с R-входом п того Dтриггера и с выходом элемента задержки , вход которого соединен с пр мым выходом п того триггера.-fimi rUU JLJl,JLJL4JUl -|L fLJULULJLI I n in II InIЛЛn(Put гСоставитель Т. Соколова Редактор М. Товтин Техред Г.Гербер Корректор В. СиницкаЗаказ 2295/56 Тирал: 816 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. А/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Inn
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843845643A SU1228245A2 (ru) | 1984-12-28 | 1984-12-28 | Устройство дл синхронизации импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843845643A SU1228245A2 (ru) | 1984-12-28 | 1984-12-28 | Устройство дл синхронизации импульсов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1128376 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1228245A2 true SU1228245A2 (ru) | 1986-04-30 |
Family
ID=21159261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843845643A SU1228245A2 (ru) | 1984-12-28 | 1984-12-28 | Устройство дл синхронизации импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1228245A2 (ru) |
-
1984
- 1984-12-28 SU SU843845643A patent/SU1228245A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES467392A1 (es) | Un generador de senales de direccion y de ruptura para gene-rar direcciones. | |
SU1228245A2 (ru) | Устройство дл синхронизации импульсов | |
SU1218455A1 (ru) | Формирователь импульсов | |
SU1205280A1 (ru) | Устройство дл синхронизации импульсов | |
SU1255970A1 (ru) | Дискриминатор логических сигналов | |
SU1277385A1 (ru) | Г-триггер | |
SU1725371A1 (ru) | Устройство дл устранени вли ни дребезга сигнала | |
SU783956A1 (ru) | Устройство дл получени пачек импульсов | |
SU1298872A1 (ru) | Устройство тактовой синхронизации | |
SU1676077A1 (ru) | Устройство дл вычитани и добавлени импульсов | |
SU1163466A1 (ru) | Формирователь импульсов | |
SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
SU1221769A1 (ru) | Трехканальное резервированное устройство дл синхронизации сигналов | |
SU1290504A1 (ru) | Устройство дл синхронизации сигналов | |
SU739721A1 (ru) | Устройство дл синхронизации импульсов | |
SU1285578A2 (ru) | Устройство дл тактовой синхронизации | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU1203692A2 (ru) | Устройство дл подавлени помех | |
SU1293834A1 (ru) | Устройство дл выделени одиночного импульса из серии | |
SU1213529A1 (ru) | Устройство синхронизации | |
SU1192126A1 (ru) | Устройство дл синхронизации импульсов | |
SU1383217A2 (ru) | Устройство дл измерени отношени частот двух сигналов | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU832715A1 (ru) | Устройство контрол импульсов | |
JP2543108B2 (ja) | 同期パルス発生装置 |