SU1298872A1 - Устройство тактовой синхронизации - Google Patents

Устройство тактовой синхронизации Download PDF

Info

Publication number
SU1298872A1
SU1298872A1 SU853962282A SU3962282A SU1298872A1 SU 1298872 A1 SU1298872 A1 SU 1298872A1 SU 853962282 A SU853962282 A SU 853962282A SU 3962282 A SU3962282 A SU 3962282A SU 1298872 A1 SU1298872 A1 SU 1298872A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
bus
output
control
Prior art date
Application number
SU853962282A
Other languages
English (en)
Inventor
Анатолий Анатольевич Самчинский
Борис Григорьевич Шаров
Владимир Андреевич Исаенко
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU853962282A priority Critical patent/SU1298872A1/ru
Application granted granted Critical
Publication of SU1298872A1 publication Critical patent/SU1298872A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени  - повышение быстродействи  устройства . Устройство содержит триггеры 1 и 2 D-типа и шины 4,5 и 6 выходную , тактовых импульсов и управлени  соответственно. ДО  достижени  поставленной цели в устройство введен коммутатор 3 и образованы новые функциональные св зи 2 ил. ю со оо 00 ч Is3 Фиг.1

Description

1
Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и лительной техники.
Цель изобретени  - повьпиение быстродействи  .
На фиг.1 приведена электрическа  функциональна  схема устройства; на фиг.2 - временные диаграммы, по сн ющие его работу.
Устройство тактовой синхронизации содержит первый 1 и второй 2 триггеры D-типа, KOMMytaTop 3, причем пр мой выход первого триггера 1 соедине с D-входом второго триггера 2, пр мой выход которого соединен с выходной шиной 4, С-вход - с шиной 5 тактовых импульсов. Инверсный выход первого триггера 1 соединен со своим D-входом и с первым управл ющим входом коммутатора 3, второй управл ющий вход которого соединен с пр мым вь1ходом первого триггера I, первый информационный вход - .с шиной 6 управлени , второй информационньм вход - с шиной 5 тактовых импульсов, выход - с С-входом первого триггера 1. Коммутатор может быть выполнен в виде элемента 2 И-ИЛИ.
Устройство работает следующим образ ом.
В исходном состо нии триггеры 1 и 2 наход тс  в нулевЬм состо нии, т.е. на их пр м1;1х выходах присутствуют Лог. О, а на инверсных - Лог. 1. При этом на D-входе триггера 1 Лрисутствует Лог.1 (фиг.2г) и шина 5 подключена к С-входу триггера 1 (фиг.2а).
По переднему фронту управл ющего сиг.нала,, поступающего с шины 6 (фиг.26) через коммутатор 3 на С-вхо триггера 1, последний устанавливаетс  в единичное состо ние. На выходах триггера 1 формируютс  сигналы, поступающие на управл ющие входы коммутатора 3, по которым осуществл етс  отключение шины 6 от С-входа триггера и подключение к этому входу шины 5. Одновременно на D-вход тригге Лог . 1 .
О с инверсного
ра 1 поступает выхода триггера
По переднему фронту очередного тактового сигнала, поступающего по шине 5, триггер 2 устанавливаетс  в единичное состо ние, а триггер 1 сбрасываетс  в исходное нулевое со- сто ние. На выходе триггера 2 форми1298872
руетс  выходной сигнал, поступающий на шину Д (фиг,2д). По сигналам, поступающим с пр мого и инверсного выходов триггера , осуществл етс  от- ключение шины 5 и подключение шины 6 к С-входу триггера 1.
При отсутствии поступлени  следующего управл ющего сигнала на шине 6 за период следовани  тактовых сигна- 0 лов по переднему фронту следующего тактового сигнала по шине 5 триггер 2 сбрасываетс  в нулевое состо ние и формирование выходного сигнала на шине 4 заканчиваетс . Если к моменту 5 поступлени  следующего тактового сигнала по шине 5 поступил следующий управл ющий сигнал по шине 6, -то триггер 1 устанавливаетс  в единичное состо ние по переднему фронту 0 поступившего управл ющего сигнала и по сигналам с пр мого и инверсного выходов триггера 1 осуществл етс  отключение шины 6 и подключение шины 5 к С-входу триггера 1, на D-входе которого присутствует Лог.О с инверсного выхода триггера Г.
По переднему фронту следующего тактового сигнала единичное состо ние триггера 2 не измен етс , а триггер 1 сбрасьшаетс  в нулевое состо ние. При этом осуществл етс  подключение шины 6 и отключение шины 5 от С-входа триггера 1. При отсутствии поступлени  следующего управл ющего сигнала к моменту поступлени  следующего тактового сигнала по его переднему фронту триггер 2 сбрасьшаетс  и формирование выходного сигнала заканчиваетс . Длительность сформированного выходного сигнала в этом случае (при последовательном поступлении двух управл ющих сигналов ) равна двум периодам следовани  тактовых сигналов.
Формирование выходных сигналов при иной временной расстановке поступающих управл ющих сигналов осуществл етс  аналогично.
0
5
0
5

Claims (2)

  1. Формула изобретени 
    Устройство тактовой синхронизации , содержащее два триггера, каждьй из которых D-типа, пр мой выход первого из которых соединен с D-входом второго триггера, С-вход которого соединен с шиной тактовых импульсов, шину управлени , отличающее с.   тем, что, с целью поньп 1 Н1{и  быстродействи , в него введен коммутатор , первый управл ющий вход которого соединен с D-входом и инверсным выходом первого триггера, пр мой выход которого соединен с вторым упп
    JT
    Г
    LJ
  2. 02. г
    Редактор В.Петраш Заказ 896/57
    Составитель Т.Соколова Техред А.Кравчук
    Корректор
    Тираж 902Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4
    ргавл ющнм входом коммутатора, перпьп информа1 .ионны т вход которого соединен с шиной управлени , второй информационный вход - с шиной тактовых импульсов, выход - с С-входом первого триггера.
    л
    п
    л.
    JT
    Корректор Г.Решетник
SU853962282A 1985-10-03 1985-10-03 Устройство тактовой синхронизации SU1298872A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853962282A SU1298872A1 (ru) 1985-10-03 1985-10-03 Устройство тактовой синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853962282A SU1298872A1 (ru) 1985-10-03 1985-10-03 Устройство тактовой синхронизации

Publications (1)

Publication Number Publication Date
SU1298872A1 true SU1298872A1 (ru) 1987-03-23

Family

ID=21200371

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853962282A SU1298872A1 (ru) 1985-10-03 1985-10-03 Устройство тактовой синхронизации

Country Status (1)

Country Link
SU (1) SU1298872A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 585597, кл.Н 03 К 5/135, 1977. Гутников B.C. Интегральна электроника в измерительных устройствах. -Л.: Энерги , 1980, с.236, рис.16-1. *

Similar Documents

Publication Publication Date Title
SU1298872A1 (ru) Устройство тактовой синхронизации
US4387341A (en) Multi-purpose retimer driver
SU739721A1 (ru) Устройство дл синхронизации импульсов
SU1411947A1 (ru) Формирователь импульсов
SU1553968A1 (ru) Устройство дл ввода информации
SU1228245A2 (ru) Устройство дл синхронизации импульсов
SU1193672A1 (ru) Числоимпульсный квадратор
SU1255970A1 (ru) Дискриминатор логических сигналов
SU1264206A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU1213529A1 (ru) Устройство синхронизации
SU1338023A1 (ru) Формирователь импульсов
SU1218457A1 (ru) Устройство дл сравнени импульсных сигналов
SU1434542A1 (ru) Счетчик
SU1686430A1 (ru) Устройство дл формировани сигналов блокировки при включении и отключении питани
SU486462A1 (ru) Устройство управлени серией импульсов
SU1462291A1 (ru) Устройство дл определени экстремальных значений последовательности чисел
SU1381523A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU434581A1 (ru) Устройство синхронизации импульсов
SU1354191A1 (ru) Микропрограммное устройство управлени
SU1420653A1 (ru) Устройство дл синхронизации импульсов
SU1319036A1 (ru) Устройство дл контрол последовательного кода
SU1508210A1 (ru) Арифметическое счетное устройство
SU1287184A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU1304029A1 (ru) Устройство дл сопр жени с пам тью
SU1251088A1 (ru) Устройство дл ввода информации