SU1325676A1 - Устройство дл разделени и синхронизации сигналов - Google Patents

Устройство дл разделени и синхронизации сигналов Download PDF

Info

Publication number
SU1325676A1
SU1325676A1 SU853975839A SU3975839A SU1325676A1 SU 1325676 A1 SU1325676 A1 SU 1325676A1 SU 853975839 A SU853975839 A SU 853975839A SU 3975839 A SU3975839 A SU 3975839A SU 1325676 A1 SU1325676 A1 SU 1325676A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
flop
flip
counter
Prior art date
Application number
SU853975839A
Other languages
English (en)
Inventor
Николай Николаевич Макаров
Original Assignee
Горьковский Исследовательский Физико-Технический Институт При Горьковском Государственном Университете Им.Н.И.Лобачевского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Горьковский Исследовательский Физико-Технический Институт При Горьковском Государственном Университете Им.Н.И.Лобачевского filed Critical Горьковский Исследовательский Физико-Технический Институт При Горьковском Государственном Университете Им.Н.И.Лобачевского
Priority to SU853975839A priority Critical patent/SU1325676A1/ru
Application granted granted Critical
Publication of SU1325676A1 publication Critical patent/SU1325676A1/ru

Links

Landscapes

  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)
  • Noise Elimination (AREA)

Abstract

Изобретение может быть исполь- зовано дл  синхронизации сигналов, имеющих дребезг при изменении уровн  активности. Цель изобретени  - повышение помехоустойчивости. Устройство содержит мультиплексор 1, счетчик 3 импульсов, дешифратор 4, инвертор 6, элемент И 7 и D-триггер 8. Введение элемента И 10 и D-триггера 9 исключает вли ние дребезга на фронтах входного информационного сигнала. 2 ил. Г 2 2 ; г 3 If S 6 7 8 п

Description

Изобретение относитс  к импульсной технике и может быть исполБзовано дл  синхронизации сигналов, имеющих дребезг при изменении уровн  активности .
Цель изобретени  повьшение помехоустойчивости за счет исключени  вли ни  дребезга на фронтах входного информационного сигнала.
На фиг, 1 представлена электрическа  функциональна  схема устройства; на фиг. 2 - временные диаграммы , по сн ющие его работу.
Устройство дл  разделени  и синхронизации сигналов содержит мультиплексор 1, информационные входы которого соединены с входными шинами 2 управл ющие входы - с соответствующими выходами счетчика 3 импульсов и входами дешифратора 4, тактовый вход соединен с шиной 5 тактовых импульсов , входом инвертора 6, первьм входом первого элемента И 7 и С-вхо30
дом первого D-триггера 8, а выход - с 25 втором выходном канале одиночный им- D-входом D-триггера 8, выход которого соединен с D-входом второго D-триггера 9 и первым входом второго элемента И 10, выход которого соединен со счетным входом счетчика 3, а второй вход - с ВЫ1СОДОМ инвертора 6 и С-вхо- дом D-триггера 9, выход которого соединен с вторым входом элемента И 7, выход которого соединен с С-входом дешифратора 4, выходы которого соединены с выходными шинами 11, R-вход счетчика 3 соединен с шиной 12 началы ной установки.
пульс, равный по длительности так- тйвому (фиг. 2,м,н). Код с выхода счетчика, поступа  на мультиплексор 1 ,| включает второй входной канал.
Если сигнал в первом входном канале продолжает присутствовать или после пропадани  по вл етс  вновь, устройство на него не реагирует. При отсутствии сигнала во втором входном ,канапе нулевой сигнал с выхода муль- типлексора 1 сбрасывает в момент действи  тактового импульса триггер 8 в нулевое состо ние, а в паузе тактового сигнала сбрасываетс  триггер 9.
Мультиплексор 1 имеет п входных каналов, при этом п выбираетс  равным 2. Счетчик 6 содержит m двоичны разр дов, а дешифратор 7 - га входных каналов на п выходных. В конкретном устройстве (фиг. 1) , .
Устройство работает следующим образом .
При включении питани  состо ние счетчика 3 может быть произвольным. Дл  установки устройства в исходное состо ние необходимо подать импульсный сигнал на шину 12 начальной установки (фиг. 2,6), при этом счетчик 3 устанавливаетс , в нулевое состо ние (фиг. 2,в,г). Триггеры 8 и 9 поддерживаютс  в нулевом состо нии нулевым сигналом с мультиплексора 1.
Нулевой код с выхода счетчика 3 поступает на управл ющие входы муль- типлексора 1, разреша  прием сигнала
по первому каналу. При по влении сигнала в первом канале (фиг. 2,д) на выходе мультиплексора 1 формируетс  импульс, совпадающий с тактовым имт пульсом на шине 5 (фиг. 2,ж), который поступает на D-вход триггера 8, устанавлива  его в единичное состо ние . Единичный сигнал с выхода триггера 8 поступает на D-вход триггера 9 и на элемент И fO. В паузе тактового сигнала на выходе инвертора 6 . по вл етс  единичный сигнал, который устанавливает триггер 9 в единичное состо ние и, проход  через элемент И 10 (фиг. 2,к), переключает счетчик 3 в первое состо ние. Код первого состо ни  счетчика, поступа  на управл ющие входы дешифратора А, подготавливает второй выходной канал. Ближайший по времени тактовый импульс , проход  через элемент И 7 (фиг, 2,л), поступает на стробируто- щий вход дешифратора А, формиру  во
втором выходном канале одиночный им-
пульс, равный по длительности так- тйвому (фиг. 2,м,н). Код с выхода счетчика, поступа  на мультиплексор 1 ,| включает второй входной канал.
Если сигнал в первом входном канале продолжает присутствовать или после пропадани  по вл етс  вновь, устройство на него не реагирует. При отсутствии сигнала во втором входном ,канапе нулевой сигнал с выхода муль- типлексора 1 сбрасывает в момент действи  тактового импульса триггер 8 в нулевое состо ние, а в паузе тактового сигнала сбрасываетс  триггер 9.
При по влении сигнала во втором входном канале (фиг. 2,е) устройство формирует выходной импульс в третьем выходном канале и т.д. В устройстве осуществл етс  последовательное подключение входных каналов, последовательный прием входных сигналов и выдача на входной сигнал одного импульсного стандартного сигнала в выходной канал. При поступлении на вход открытого канала мультиплексора 1 сигнала с дребезгом на фронте, на триггер 8 в момент действи  тактового импульса поступает сери  импульсов , сформированных из колебаний , присутствующих на фронте входного сигнала. Во врем  действи  тактового импульса состо ние триггера 8 может изменитьс  несколько раз и устанавливаетс  нулевым или единичным.
Если состо ние триггера 8 установилось единичным, то в паузе тактового сигйала на вход счетчика 3 поступает одиночный импульс, устройство формирует выходной сигнал и переключаетс  на прием сигнала со следующего входного канала. Если состо ние триггера 8 сохранилось нулевым, то состо ние устройства не измен етс , а в следующем такте происходит повторный опрое входного сигнала в данном канале. При длительном переходном процессе на фронте входного сигнала опрос может произвестись несколь- тем, что, с целью повьш1ени  помехоуско раз до тех пор, пока триггер 8 не установитс  в единичное состо ние.
Благодар  наличию в устройстве дополнительных триггеров 8 и 9 при поступлении входного сигнала с дребезгом на фронте исключаетс  многократное срабатывание счетчика 3 от одного входного сигнала и формирование серии выходных импульсов вместо одного , что приводит к повьш1ению достоверности выходной информации. .

Claims (1)

  1. Формула изобретени 
    Устройство дл  разделени  и синхронизации сигналов, содержащее пер- . вый триггер, шину начальной уста20
    тойчивости при поступлении информационных входных сигналов с дребезгом на фронтах, первый триггер выполнен в виде D-триггера, в устройство введены второй 1Ьтриггер и элемент И, выход которого соединен со счетным входом счетчика, первый вход - с выходом первого D-триггера и D-входом второго D-триггера, а второй вход - с
    25 выходом инвертора и С-входом второго D-триггера, выход которого соединен с вторым входом первого элемента И, D-вход первого О-триггера соединен с выходом мультиплексора, а С30 вход - с шиной тактового сигнала,
    выходы счетчика соединены с соответствующими входами дешифратора.
    НОНКИ, соединенную с установоч- нь1М входом счетчика, шину тактового сигнала, соединенную с входом инвертора, первым входом первого элемента И и входом синхронизации мультиплексора , информационные входы которого соединены с соответствующими входными шинами, а входы управлени  - с соответствующими информационными входами дешифратора, выходы которого соединены с выходными шинами, а вход синхронизации - с выходом первого элемента И, отличающеес 
    тем, что, с целью повьш1ени  помехоус
    тойчивости при поступлении информационных входных сигналов с дребезгом на фронтах, первый триггер выполнен в виде D-триггера, в устройство введены второй 1Ьтриггер и элемент И, выход которого соединен со счетным входом счетчика, первый вход - с выходом первого D-триггера и D-входом второго D-триггера, а второй вход - с
    выходом инвертора и С-входом второго D-триггера, выход которого соединен с вторым входом первого элемента И, D-вход первого О-триггера соединен с выходом мультиплексора, а Свход - с шиной тактового сигнала,
    выходы счетчика соединены с соответствующими входами дешифратора.
    м
    n Шина Ю
    ffbixoffn
    Выход мента
    Вшод злсмента 5
    Фив, 2
    Составитель С.Ермаков Редактор Г.Гербер Техред А.Кравчук
    Заказ 3123/54 Тираж 901Подписное
    ВНИШ1И Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-355 Раушска  наб., д. 4/3
    Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4
    Корректор
SU853975839A 1985-11-11 1985-11-11 Устройство дл разделени и синхронизации сигналов SU1325676A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853975839A SU1325676A1 (ru) 1985-11-11 1985-11-11 Устройство дл разделени и синхронизации сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853975839A SU1325676A1 (ru) 1985-11-11 1985-11-11 Устройство дл разделени и синхронизации сигналов

Publications (1)

Publication Number Publication Date
SU1325676A1 true SU1325676A1 (ru) 1987-07-23

Family

ID=21205022

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853975839A SU1325676A1 (ru) 1985-11-11 1985-11-11 Устройство дл разделени и синхронизации сигналов

Country Status (1)

Country Link
SU (1) SU1325676A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 420106, кл. Н 03 К 5/13, 1974. Авторское свидетельство СССР № 1211863, кл. Н 03 К 5/13, 1984. 2 2 2 2 7}J *

Similar Documents

Publication Publication Date Title
SU1325676A1 (ru) Устройство дл разделени и синхронизации сигналов
SU1211863A1 (ru) Устройство разделени и синхронизации сигналов
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU1401582A1 (ru) Формирователь одиночного импульса
SU1255970A1 (ru) Дискриминатор логических сигналов
SU741436A1 (ru) Устройство подавлени помех
SU1457160A1 (ru) Управл емый делитель частоты
SU731572A2 (ru) Устройство дл обнаружени потери
SU1148105A1 (ru) Устройство дл синхронизации импульсов
SU658560A1 (ru) Вычитатель частот
SU1005031A1 (ru) Устройство дл сравнени чисел
SU1298872A1 (ru) Устройство тактовой синхронизации
SU1228247A1 (ru) Устройство дл задержки сигнала
SU1422378A1 (ru) Устройство дл синхронизации импульсов
SU1226638A1 (ru) Селектор импульсов
SU1285577A1 (ru) Устройство синхронизации
SU1144187A1 (ru) Устройство дл выделени одиночного импульса
SU1508193A1 (ru) Устройство дл циклового программного управлени
SU1287268A1 (ru) Селектор импульсной последовательности
SU1411950A1 (ru) Формирователь импульсов
SU1264186A1 (ru) Устройство дл контрол цифровых блоков
RU1811003C (ru) Устройство дл разделени импульсов
SU1550503A1 (ru) Устройство дл формировани синхросигналов
SU1621032A1 (ru) Устройство управлени прерыванием
SU739721A1 (ru) Устройство дл синхронизации импульсов