SU1508193A1 - Устройство дл циклового программного управлени - Google Patents

Abstract

Изобретение относитс  к устройствам автоматизации технологических процессов. Цель изобретени  - повышение надежности и помехоустойчивости. Это достигаетс  тем, что в известное устройство, содержащее последовательно соединенные элементы И 6, формирователь 7 импульсов, счетчик 8 кадровых импульсов, блок 9 пам ти, выходы которого соединены с входами блока 3 сравнени  и выходного блока 4, а также блок 5 таймеров, датчики 1 и исполнительные механизмы 2 объекта управлени , вход которого соединен с выходом выходного блока 4, шину 19 "Пуск", соединенную с входом блока 5 таймеров, введены счетчик 13 адресных импульсов, счетчик 16 числа включенных входных сигналов, счетчик 17 общего числа входных сигналов, элемент И-НЕ 14, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, трехвходовый элемент И 18, коммутатор 10 входных сигналов, коммутатор 11 сигналов блока 9 пам ти и генератор 12 тактовых импульсов. Устройство обеспечивает надежный контроль работы датчиков 1 и исполнительных механизмов 2 в соответствии с простой программой, задаваемой в блоке 9 пам ти. Устройство обеспечивает также программное задание временных интервалов технологических процессов. 6 ил.

Description

9Л

9.3

(Л

12

13

11.

1Гцт(9

9.2

/д

9.1

З

16

СП

О СХ)

со

со

-15

17

/8

Сиг.

. 1508

м ти, выходы которого соединены с входами блока 3 сравнени  и выходно- го блока 4, а также блок 5 таймеров, датчики 1 и исполнительные механиз- мы 2 объекта управлени , входы которых соединены с выходами выходного блока 4, шину J9 Пуск, соединенную с входом блока 5 таймеров, введены счетчик 13 адреснь}х импульсов, счет- чик 16 числа включенных входных сигналов , счетчик 17 общего числа входных сигналов, элемент И-НЕ 14, элеИзобретение относитс  к вычислительной технике, в частности к автоматизации технологических процессов, и может быть использовано при создании цикловых систем зшравлени  технологическим оборудованием различного назначени .

Цель изобретени  - повышение на- дежности и помехоустойчивости.

На фиг.1 приведена электрическа  функциональна  схема устройства; на фиг.2 - электрическа  принципиальна  схема блока сравнени ; на фиг.З - электрическа  принципиальна  схема выходного блока; на фиг.4 - электрическа  принципиальна  схема блока пам ти; на фиг.5 - электрическа  принципиальна  схема блока таймеров; на фиг.6 - электрическа  принципиальна  схема коммутатора входных сигналов .

Устройство содержит (фиг.1) датчики 1 и исполнительные механизмы 2 .объекта управлени  (не показан), блок 3 сравнени , выходной блок 4, блок 5 таймеров, элемент И 6, формирователь 7 импульсов, счетчик 8 кадровых импульсов , блок 9 пам ти, коммутатор Ю входньк сигналов, коммутатор 11 сигналов блока пам ти, генератор 12 так- товьпс Импульсов, счетчик 13 адресньк импульсов , элемент И-НЕ 14, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, счетчик 16 числа

включенных входньк сигналов, счетчик 17 общего числа входных сигналов, трехвходовый элемент И 18 и шину 19 Пуск.

Блок 3 сравнени  предназначен дл  сравнени  кодов с выхода счетчика 16 числа включенных входных сигналов и с выхода блока 9 пам ти (фиг.2) и состоит из двух цифровых компаратомент ИСКПЮЧМЭЦЕЕ ИЛИ 15, -трехвходо- вый элемент И 18, коммутатор 1C входных сигналов, коммутатор 11 сигналов блока 9 пам ти и генератор 12 такто- вьк импульсов. Устройство обеспечивает надежный контроль работы датчиков 1 и исполнительных механизмов 2 в соответствии с простой программой, задаваемой в блоке 9 пам ти. Устройство обеспечивает также программное задание временных интервалов технологических процессов. 6 ил.

0

5

0

0

0

5

ров 20 и 21. Блок 3 сравнивает два п тиразр дных числа и вьщает сигнал равенства (могут быть применены, например , компараторы К561Ш12)..

Выходной блок 4 служит дл  установки и усилени  команд управлени  (фиг.З) и выполнен в виде одинаковых каналов управлени , каждый из которых состоит из элемента И 22, элемента ЗАПРЕ.Т 23, триггера 24 и усилител  25.

Блок 5 таймеров задает временные интервалы работы исполнительньк механизмов (например, при использовании в гальванических лини х), а также контролирует длительность каждого кадра программы и выдачи команды на останов программы. Блок 5 таймеров состоит из таймеров 5.1-5.4 и триггера 26. Каждый таймер вьшолнен в виде элемента И 27, генератора 28 временных импульсов, триггера 29 и счетчика 30 временных импульсов (фиг.4).

Элемент И 6 предназначен дл  управлени  формирователем 7 импульсов, выполненным в виде одновибратора.

Счетчик 8 служит дп  задани  кода кадра дл  управлени  блоком 9 пам ти . Счетчик 8 может быть выполнен на двух микросхемах К561ИЕ10 с получением на выходе п тиразр дного двоичного кода.

Блок 9 пам ти задает программу работы и- содержит элементы 31-39 пам ти . Блок пам ти может быть реализован на микросхемах с пережигаемыми перемычками К155РЕЗ. На каждом кадре блок 9 пам ти выдает 72-разр дное слово, (фиг.5). В данном случае используетс  69 разр дов.

Коммутатор 10 (фиг.6) предназначен дл  последовательной коммутации сигналов на входах элементов 14 и 15

515081

с датчиков 1, с выходов выходного блока, с выходов блока таймеров. Коммутатор состоит из элементов НЕ 40 и 41 и мультиплексоров 42 и 43.

Коммутатор 41 последовательно коммутирует сигналы блока 9 пам ти на вход элементов 14 и 15 и по структу- . ре аналогичен коммутатору 10,

Генератор 12 тактовых импульсов и tO счетчик 13 адресных импульсов служат дл  управлени  коммутаторами 10 и 11, трехвходовым элементом И 18, а также дл  синхронизации счетчиков 16 и 17. Снетчик 13 адресных импульсов 15 считает импульсы (до 33) и выдает коды адреса на коммутаторы 10 и 11 в двоичном коде.

Элемент 14 предназначен дл  определени  включенных входных сигналов, 20 элемент 15 - дп  контрол  включени  входных сигналов по программе.

Счетчик 16 считает включенные входные сигналы, счетчик 17 - общее количество входных сигналов. Сигналы 25 с выхода счетчика 16 поступают на вход блока 3 сравнени  в двоичном коде. Сигнал с выхода счетчика 17 по вл етс  при счете-до 32.

Элемент 18 предназначен дл  выда- 30 чи разрешающего сигнала дл  установки исполнительных механизмов и таймеров .

Устройство работает следующим образом ,

При поступлении команды Пуск на шину 19 счетчик 8 обнул етс  и на вход коммутатора поступает сигнал Пуск. На выходе блока 9 пам ти по вл етс  программа нулевого кйдра. 40 Генератор 12 посто нно-выдает на вход счетчика 13 тактовые импульсы. С выхода счетчика 13 коды адреса поступают иа -адресные входы коммутаторов 10 и II. . Коммутатор 10 последова- дЗ тельно коммутирует выходы с датчиков I, команду Пуск, выходы выходного блока 4, выходы блока 5 таймеров на входах элементов 14 и 15.

Одновременно коммутатор 1I после- 50 овательно коммутирует выходные сигалы блока 9 пам ти на входах элеентов 14 и 15. Общее количество входных сигналов 32 (количество датиков вместе с командой Пуск 20, 55 оличество выходов выходного блока 4, авных 8,количество таймеров блока 5 аймеров 4).Коммутатор 1 1 коммутирует акже 32 разр да программы кадра.

936 . .

Элемент 14 срабатывает, когда на входы поступают одновременно единичные сигналы, а счетчик 16 считает включенные входные сигналы коммутатора 1 в соответствии с программой с выхода блока 9 пам ти. Элемент 15 срабатывает , когда на входы поступают одновременно или единичные сигналы, ипи нулевые сигналы, а счетчик 17 на каждом цикле опроса коммутаторов 10 и 1 при соответствии входных сигналов коммутатора 10 программа считает одинаковое количество имйульсов (32). При этом на выходе счетчика 17 по вл етс  сигнал, поступающий на вход элемента 18. Если содержание счетчика 16 в цикле опроса счетчиком 13, коммутаторов 10 и 11 совпадает с кодом выхода блока 9 пам ти, то на выходе .блока 3 сравнени  по вл етс  сигнал равенства. При по влении на выходе счетчика.13 последнего кода срабатывает трехвходовый элемент И 18, На выходе элемента И 18 по вл етс  разрешающий сигнал на включение исполнительных механизмов и таймеров в соответствии с кодом с выхода блока 9 пам ти. Если на соответствующий канал выходного блока 4 с выхода блока 9 пам ти поступает сигнал 1, то разрещающий сигнал с выхода элемента И 18 включает триггер 24 и через усилитель 25 исполнительнь:й механизм . С выхода триггера 24 сигнал поступает также на вход коммутатора 10 дл  контрол  на следующем кадре цикла. После установки каналов выходного блока 4 и таймеров 5 счетчик 13 включает фop iиpoвaтeль 7 через элемент И 6 и сбрасывает содержимое счетчиков 16 и 17. Формирователь 7 после окончани  импульса увеличивает на единицу содержимое счетчика 8. На выходе блока 9 пам ти по вл етс  программа следующего кадра, и дальнейший цикл работы происходит аналогично описанному. Обнуление счетчиков 16 и 17 происходит после каждого цикла работь счетчика 13.

На каждом кадре цикла таймер 5.1 используетс  дл  контрол  длительности каждого кадра. В счетчике 30 разрешающим сигналом с выхода элемента И 27 (вход SE - разращение на установку счетчика) устанавливаетс  код с выхода блока 9 пам ти, пропорциональный длительности последующего кадра программы. Генератор 28 временых импульсов посто нно вьодает им ульсы на вход счета счетчика 30 ременных импульсов. Если длительость кадра превысит длительность, задаваемую программно (что соответствует аварийной ситуации), с выхода счетчика 30 по вл етс  сигнал, кото- , рьй включает триггер 26. Сигнал с выхода триггера включает сигнализа- ю

цию. Этот же сцгнал, поступив на вход коммутатора 10, останавливает по вление следующего кадра. Если смена кадра произошла раньше, чем по вление сигнала на выходе счетчика 30 15 (что соответствует нормальной работе устройства), то на счетчике 30 происходит следующа  установка кода и счет времени возобновл-четс  (начинаетс  снова). Счетчик 30 работает в режиме 20 вычитани . Если длительность кадра, определ ема  опытным путем, -равна t,, а период следовани  импульсов генератора 28 временных импульсов равен t,, то на счетчике 30 должно устанав-25 ливатьс  число большее, чем t,/t.

Таймеры 5.2-5.4 используютс  дл  задани  длительности технологических процессов устройства. Выходы тригге-. ров 29 каждого из таймеров 5.2-5.4. 30 подключены к входам коммутатора 10, что обеспечивает контроль таймеров в

о

соответствии с программой. После обработки всех кадров цикла устройство автоматически переходит к нулевому 35 кадру последующего цикла.

Изменение программы производитс  перепрограммированием блока 9 пам ти.

Элементы 14 и 15, счетчики 16 и 17 позвол ют проводить двойной контроль 40 входных сигналов перед переходом на следующий кадр, .

Таким образом, использование изобретени  позвол ет повысить надежность и помехоустойчивость устройства дл  45 циклового программного управлени . Кроме того, устройство обеспечивает простоту программировани  без состав- . лени  логических функций или релейно- контактных схем.5Q

Claims (1)

1. Формула изобретени 

   Устройство дл  циклового программного управлени , содержащее прследо- 55 вательно соединенные элементы И, фор-, мирователь импульсов, счетчик кадровых импульсов, блок пам ти, выходы которого соединены с входами блока

   сравнени  и выходного блока, а также блок таймеров, датчики и исполнительные механизмы объекта управлени , входы которых соединены с выходами выходного блока, шину Пуск, соединенную с входом блока таймеров, о т - лич ающеес  тем, что, с целью повышени  надежности и помехоустойчивости , в него введены счетчик адресных импульсов, счетчик числа включенных входных сигналов, счетчик общего числа входных сигналов, зле- мент И-НЕ, элемент.ИСКЛЮЧАЮЩЕЕ ИЛИ, трехвходовьш элемент И, коммутатор

   входных сигналов, коммутатор сигналов блока пам ти, генератор тактовых импульсов, соединенный с входом счетчика адресных импульсов, адресный выход которого соединен с адресными входами коммутатора входньпс сигналов и коммутатора сигналов блока пам ти, а второй выход - с первым входом зле мента И, второй вход которого, первы вход блока таймеров и первый вход выходного блока соединены с выходом Iтрехвходового элемента И, первый вхо которого соединен с выходом блока сравнени , второй вход - с выходом счетчика общего числа входньш сигналов , а третий вход - с входами синхронизации счетчиков числа включенных входных сигналов и счетчика общего числа входных сигналов и с вторым выходом счетчика адресных импульсов, входы счета . счетчиков , числа включенных входных сигналов и счетчика общего числа входных сигналов соеди- Heiai соотв.етственно с выходами элементов И-НЕ и ИСКЛЮЧАЮЩЕЕ, ИЛИ, первые входы которых соединены с выходом коммутатора сигналов блока пам ти , а вторые входы - с выходом.коммутатора входных сигналов, второй вход которого соединен с выходами датчиков, третий вход - с шиной Пуск и входом Сброс счетчика кадровых импульсов, четвертый вход - с

   выходом выходного блока, а п тый I

   вход - с выходом блока таймеров, второй вход которого соединен с выходом выдачи кода задани  временных интервалов блока пам ти, третий вход - с- выходом кода включени  исполнительных механизмов блока пам ти, выход кода опроса которого соединен с вторым входом коммутатора сигналов блока пам ти, выход кода числа включен9150819310

   ных входных сигналов соединен с вхо- торого соединен со счетчиком числа дом блока сравнени , второй вход ко- включенных входных сигналов.

   « S

   41

   tl

   esNi

   S

   iiS

   I

   S;

   v-e;

   фиг. 2

   «

   r- -

   7

   tJL , .З

   l

   Фиг. 6