SU1334107A1 - Программное задающее устройство - Google Patents

Abstract

Изобретение относитс  к системам программного управлени , в частности к врем задающим программным устройствам . Программное задающее устройство содержит дес тичные счетчики, делитель частоты импульсов, реверсивный счетчик, счетчик команд, блок пам ти , дешифратор, многоразр дные  чейки пам ти, коммутатор, блок сравнени , селекторы-мультиплексоры, блок совпадени , формирователь опорных импульсов , элементы И, цифроаналоговьй преобразователь и преобразователь длительности импульсов. Данное устройство позвол ет повысите надежность за счет автоматической корректировки начального выходного сигнала до значени , равного величине регулируемого параметра в момент включени  устройства . Кроме того, упрощаетс  программирование технологических режимов с большим количеством линейных участков и вьщержек, различных по времени, так как в блоке пам ти скорость изменени  задани  и врем  вьщержки задаютс  непосредственно в виде соответствующих интервалов времени. Наличие же сигнала на выходе блока пам ти дл  управлени  коммутатором позвол ет осуществл ть корректировку выходного сигнала устройства в заданные по программе моменты времени, что расшир ет область применени  его в качестве программного задатчика в многокаскадных системах автоматического регулировани . 1 ил. с $ (Л с оо со 4:

Description

1

Изобретение относитс  к системам программного управлени , в частности к вреи задающим программным устройствам .

Цель изобретени  - повышение надежности за счет упрощени  устройств и расширение области его применени .

На чертеже представлена блок-схем устройства.

Устройство содержит дес тичные счетчики 1 с внутренними дешифраторами , вьщающие информацию в дес тичном коде, например, счетчики К 176 ИЕ8, которые вход т в делитель 2 частоты импульсов, реверсивньш счетчик 3, счетчик 4 команд, блок 5 пам ти, состо щий из дешифратора 6 и многораз- р дных  чеек 7 пам ти, коммутатор 8, блок 9 сравнени  и блок 10 совпадени , селекторы-мультиплексоры 11, 12 формирователь 13 опорных импульсов, элемент И 14, цифроаналоговьй преобразователь 15, элемент И 16 и преобразователь 17 длительности импульсов Устройство работает следующим образом

После включени  программного задающего устройства (при подаче напр жени  питани .) с помощью цепей сброса (на ч€ ртеже не указаны) счетчики 1 делител  2 частоты импульсов, реверсивньш счетчик 3 и счетчик 4 команд устанавливаютс  в исходное нулевое состо ние. На выходах счетчика кома 4 сформируетс  код, состо щий из одних нулей, дл  первого участка программы , которьй подаетс  на управл ющие входы блока 5 пам ти через дешифратор 6. Дешифратор 6 обеспечивает выдачу содержимого из многоразр дных  чеек 7 пам ти, код адреса которой установлен на его входах. На выходах блока 5 пам ти формируютс  последовательно коды команд - информационное слово, которое состоит из трех частей: кода уставки, одноразр дного сигна-па управлени  коммутатором 8 и кода интервала времени дл  данного участка программы, п)ичем на участка подъема или снижени  программы этот интервал времени определ ет период следовани  импульсов, поступающих на первый (счетный) вход реверсивного счетчика 3, а на участках выдержки - врем  выдержки. В -соответствии с кодом команды дл  первого участка программы ,, состо щего из кода уставки, равной нулю, сигнала 1 в однораз1

0

р дном коде управлени  коммутатором 8 и кода минимального интервала времени , коммутатор 8 подключит к входам блока 9 сравнени  и блока 10 совпадени  код, соответствующий значению регулируемого параметра в данный момент , поступающий на вторые входы коммутатора 8 с выходов, например, аналого-цифрового преобразовател  (АЦП), преобра.зующего сигнал с датчика параметра. Заданный минимальный интервал времени дл  первого участка программы, например, в двоично-дес 

тичном коде, поступает на адресные входы соответствующих селекторов- мультиплексоров 11, 12, например, код секунд поступает на адресные входы селектора-мультиплексора 11, информационные входы которого подключены к выходам соответствующего дешифратора (дешифратора счетчика секунд), код дес тков секунд поступает на адресные входы последующего селекто{)а-мульти- плексора, информационные входы которого подключены к выходам дешифратора счетчика дес тков секунд и т.д. до селектора-мультиплексора 12. Импульсы опорной частоты, например, 1 Гц, с выхода формировател  13 импульсов поступают на вход делител  2 частоты, осуществл ющего их деление с помощью дес тичных счетчиков 1 с внутренними дешифраторами. Сигналы переноса после делени  входных импульсов счетчиком поступают с выхода Р на счетный вход Т последующего счетчика . Выходы дешифраторов, дес тичные коды которых определ ют текущее значение времени, подключены к соответствующим информационным входам селекторов-мультиплексоров 11 и 12.

В момент равенства заданного интервала времени и текущего на всех выходах селекторов-мультиплексоров сформируетс  сигнал 1 (передний фронт импульса), который через схему И 14 поступи на вход сброса Р счетчиков 1 о После обнулени  этих счетчиков они начинают отсчет времени, а на выходе схемы И 14 сформируетс  уровень О (задний фронт импульса). Сформировавшийс  импульс с выхода элемента И 14 поступит на счетный вход реверсивного счетчика 3. Выходной код реверсивного счетчика 3 увеличиваетс  на единицу в младшем раз- р де и преобразуетс  цифроаналоговым преобразователем выходной анало

31

говьй сигнал программного задающего устройства. Через следующий минимальный интервал времени на выходе элемента И 14 формируетс  второй импульс третий и т.д., до тех пор, пока код на выходе реверсивного счетчика, поступающий также на входы блока. 10 совпадени , не совпадет с кодом, соответствующим значению регулируемого параметра в момент включени  устройства , В момент равенства этих кодов на выходе блока 10 совпадени  сформируетс  сигнал 1, который поступит на первый вход элемента И 16, На вто- рой вход этой схемы через преобразователь 17 длительности импульсов поступит последний импульс (с задержкой) из серии импульсов, формировавшихс  на выхсУде элемента И 14, Этот импульс поступает на счетный вход счетчика 4 команд и устанавливает на выходах этого счетчика новьй код дл  второго участка программы, который поступает в блок 5 пам ти через дещифратор 6, Блок 5 пам ти вьщает новое значение кода уставки, сигнал О в одноразр дном коде управлени  коммутатором 8 и новый код интервала времени из многоразр дных  чеек пам ти 7 в соот- ветствии с новым адресом на входах дешифратора 6.

С выхода элемента И 14 на втором участке программы будут поступать импульсы на счетный вход реверсивного счётчика 3 с заданным интервалом времени . В момент окончани  программировани  на этом участке срабатьшает блок 10 совпадени . Это происходит при равейсте кода (накопленного числа импульсов) на выходах реверсивного счетчика 3 и кода уставки дл  этого участка программы, поступающего с выходов блока 5 пам ти через коммутатор 8, поскольку на его управл ющем входе в это врем  присутствует сигнал О, На выходе элемента И 16 формируетс  импульс, который поступает на счетный вход счетчика команд 4 и устанавливает на выходах этого счет- чика НОВЫЙ код (отличающийс  от предыдущего на единицу) дл  третьего участка программы. Если на этом участке осуществл етс  вьдержка, т.е. код уставки дл  этого участка равен коду предыдущего участка, то на выходе блока 10 совпадени  сигнал задерживаетс . Через заданный интервал времени (врем  вьщержки) на выходе

107

элемента И 14 формируетс  импульс, которьм через преобразователь 17 длительности импульсов и элемент И 16 поступает на счетный вход счетчика команд, а на выходах блока пам ти формируетс  новый код уставки, сигна О в одноразр дном коде управлени  коммутатором 8 и код дл  нового интервала времени.

Если на последующем участке программы окажетс , что число импульсов, накопленное в реверсивном счетчике 3 меньше кода уставки дл  данного уча- стка-лпрограммы, то на выходе блока 9 сравнени  вырабатьшаетс  сигнал, заставл ющий реверсивный счетчик 3 вест сложение текущих импульсов, а цифро- аналоговьй преобразователь 15 осуществл ть подъем (программное увеличение ) выходного сигнала.

Если же число импульсов (код), накопленное в реверсивном счетчике 3 больше кода уставки дл  данного участка программы, то на выходе блока 9 сравнени  сигнала не будет, и реверсивный счетчик 3 будет вести вычитание текущих импульсов, а цифроанало- говьй преобразователь 15 осуществл т снижение выходного сигнала.

При использовании программного задающего устройства в многокаскадных системах автоматического регулировани , например, когда выходной сигнал регул тора второго каскада воздействует на задатчик (программное задаю- .щее устройство) первого регул тора, коммутатор 8 подключает преобразованный с помощью АЦП выходной сигнал второго регул тора к входам блока 9 сравнени  и блока 10 совпадени , за счет повторени  первой команды (нулевой код уставки, 1 в одноразр дном коде управлени  коммутатором 8 и код минимального интервала времени) на заданных участках программы.

При этом происходит автоматическа  коррекци  выходного сигнала программного задающего устройства, т.е. его выходной сигнал приводитс  в соответствие с величиной сигнала, поступающего от регул тора второго каскада.

Claims (1)

1. Формула изобретени 

   Программное задающее устройство, содержащее формирователь импульсов, соединенный с дгшителем частоты коммутатор , реверсивный счетчик, выходами соединенный с перв.ыми входами блока совпадени  и блока сравнени , первый элемент И, первым входом соединенный с выходом блока совпадени , а вторым - с выходом преобразовател  длительности имцульсов, цифроаналого- вый преобразователь, блок уставок и блок задани  скорости, при этом первый вход реверсивного счетчика и входю счетчика команд, при этом блок задапреобразовател  длительности импульсов соединены между собой, а выход блока сравнени  подключен к второму входу реверсивного счетчика, отличающеес  тем, что, с целью повышени  надежности и расширени  области применени , в него введены селекторы-мультиплексоры, второй элемент И и счетчик команд, делитель частоты вьтолнен в виде последова- тельно соединенных дес тичных счетчиков с внутренними дешифраторами, выходы которых подключены к информаци

   онным входам соответствующих селекторов-мультиплексоров , выход каждого из которых соединен с одним входом второго элемента И, выход которого подключен к установочным входам,, счетчиков делител  частоты и к первому входу реверсивного .счетчика, выход первого элемента И подключен к входу

   ни  скорости и блок уставок вьшолнены в виде блока пам ти, первые выходы которого подключены через первые входы коммутатора к вторым входам блока сравнени  и блока совпадени , второй выход - к управл ющему входу коммутатора , а третьи выходы - к соответствующим адресным входам селекторов- мультиплексоров „ выходы счетчика команд подключены к управл ющим входам блока пам ти, а выходы реверсивного счетчика - к входам цифроаналогового преобразовател ,.

   Редактор М.Товтин

   Составитель Техред И.Попович

   Заказ 3959/43 Тираж 863Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   Корректор М.Декчик