SU1485198A1

SU1485198A1 - АДАПТИВНАЯ СИСТЕМА УПРАВЛЕНИЯ Фиг.1 Хг

Info

Publication number: SU1485198A1
Application number: SU874321465A
Authority: SU
Inventors: Mikhail E Yaroshevich
Original assignee: Inst Tekh Kibernet An Brus
Priority date: 1987-09-30
Filing date: 1987-09-30
Publication date: 1989-06-07

Description

Изобретение относится к области автоматики и вычислительной техники, а именно к системам автоматического управления дискретными объектами, и может быть использовано в узлах контроля и управления. Целью изобретения является повышение точности управления нестационарным объектом за счет адаптации системы к переменным параметрам объекта управления. Система содержит микропрограммные автоматы 1, 2, блоки 3, 4 коммутации,блок 5 выбора объема памяти автоматов. На каждом такте работы системы блок 5 оценивает характеристики нестационарного объекта управления и через блок 3 (4) коммутации управляет процессом формирования выходного сигнала автоматом. 6 ил.

<о

(X

сг

<х

сх

1485198

3

Изобретение относится к автоматике и вычислительной технике, а именно к системам автоматического управления дискретными объектами, и может быть использовано в узлах контроля и управления.

Целью изобретения является повышение точности управления нестационарным объектом за счет адаптации системы к переменным параметрам объекта управления.

На фиг. 1 представлена структурная схема адаптивной системы управления; на фиг. 2 — пример выполнения микропрограммного автомата; на фиг. 3 — пример выполнения блока коммутации; на фиг. 4 — пример выполнения блока выбора объема памяти автоматов; на фиг. 5 — временная диафрагма работы микропрограммных автроматов; на фиг. 6 — временная диафрагма работы узла сброса блока выбора объема памяти автоматов.

Адаптивная система управления (фиг. 1) содержит микропрограммные автоматы 1 и 2, блоки 3 и 4 коммутации и блок 5 выбора объема памяти автоматов.

Автомат 1 (фиг. 2) содержит элементы 2И 6ι—6„, элемент И 7, элементы ИЛИ 8ι—8„+ι, триггеры 9|—9„+ι и имеет выходы 10| — 10_л. Автомат 2 отличается от автомата 1 тем, что у него элемент ИЛИ 8ι своим вторым входом соединен с вторым выходом элемента 2И & , выходом — с К-входом триггера 9|, а первый выход элемента 2И 6ι непосредственно соединен с 8-входом триггера 9].

Блоки 3 и 4 коммутации (фиг. 3) идентичны, каждый из них содержит элементы НЕ 111 —11„ и элементы 2И-ИЛИ 12| — 12_п.

Блок 5 выбора объема памяти автоматов (фиг. 4) содержит формирователи 13 и 14 импульсов, элемент ИЛИ 15, элемент И 16, счетчики 17 и 18, программируемое ПЗУ (ППЗУ) 19 и выход 20 элемента ИЛИ 15.

Система работает следующим образом.

На каждом такте работы системы на первый вход Х| поступает двоичный сигнал, а на вход Хг — его инверсия. В ответ на входной сигнал автомат 1 (2) вырабатывает двоичный выходной сигнал У| (Уг). Выработкой выходного сигнала управляет блок 5 путем выдачи управляющего двоичного кода на блоки 3 и 4 коммутации. В соответствии с поступившим управляющим кодом блок 3 (4) коммутации устанавливает или разрывает обратную связь по линиям «-разрядной шины с второ’го выхода автомата 1 (2) на его управляющий вход. Если указанная обратная связь по некоторой линии шины разрывается, то на соответствующую линию шины управляющего входа автомата 1 (2) подается сигнал с второго входа Хг системы. Изменением обратной связи, которой охвачен автомат 1 (2), осуществляется изменение числа триггеров этого блока, участвующих в выработке выходного сигнала,

4

а следовательно, и изменение емкости памяти ¢.

Перед началом работы автоматы 1 и 2 и блок 5 устанавливаются в начальное состояние. Это достигается установкой в единичное состояние триггера 9] автомата 1 и в нулевое состояние остальных триггеров автоматов 1 и 2, а также счетчиков 17 и 18 блока 5 путем подачи сигнала логической единицы на входы установки (УСТ) автоматов 1 и 2 и блока 5.

Функционирование автоматов 1 и 2 при наличии обратной связи по всем п линиям шины осуществляется в соответствии.с временной диаграммой, представленной на фиг. 5. После установки системы в начальное состояние поступление сигнала логической единицы на вход X] системы приводит к установке через элементы 2И 62 в единичное состояние триггера 9г автомата 1 и появлению сигнала логической единицы на его прямом выходе 10г. Триггер 9ι остается в единичном состоянии, и система сохраняет сигнал логической единицы на своем первом выходе У,. Последующее поступление сигналов логической единицы на вход Х( системы приводит к появлению сигнала логической единицы на прямом выходе 10_э триггера 9_а, затем на прямом выходе Ю4 триггера 9+ и т. д. Поступление сигналов логической единицы на вход Х₂системы приводит к обратному процессу, в результате которого в единичное состояние устанавливается триггер 9ι автомата 2 и появляется сигнал логической единицы на втором выходе Уг системы (фиг. 5).

Поступление сигнала логической единицы на ζ'-ю линию шины входа блока 3 (4) коммутации приводит к тому, что сигнал с ι-й линии шины первого входа этого блока проходит через элемент 2И-ИЛИ 12 на ζ'-ю линию шины выхода без изменения. Если же поступил сигнал логического нуля, то с второго входа блока 3 (4) коммутации на ζ-ю линию шины выхода передается сигнал Хг. Пусть на управляющий вход блока коммутации подан такой управляющий код, что единицы содержатся в / его разрядах (с первого по Ζ-й) и нули в остальных п-1 разрядах. Тогда поступление сигнала логической единицы на вход Х_г системы приводит к установке в нулевое состояние триггеров 9—9_η+ι обоих автоматов 1 и 2 независимо от их предыдущих состояний. В результате автоматы 1 и 2 функционируют так, как если бы они содержали только по I триггеров каждый. Это соответствует установлению значения емкости памяти <7, равного I. Максимальное значение емкости памяти с/, которое может быть получено в системе, равно числу п триггеров автомата 1 (2).

1485198

5

Узел сброса блока 5, состоящий из формирователей 13 и 14 импульсов и элемента ИЛИ 15, устанавливает в нулевое состояние счетчики 17 и 18 блока 5 при изменении сигнала на выходе У| (У₂). Формирование сигнала сброса осуществляется в соответствии с временной диаграммой, представленной на фиг. б. Появление сигнала логической единицы на выходе У, (Ух) системы приводит к тому, что формирователь 13 (14) вырабатывает импульс сброса, который через элемент ИЛИ 15 поступает на входы сброса счетчиков 17 и 18 и устанавливает их в нулевое состояние. Длительность непрерывной выработки сигнала логической единицы на выходе Уι (У2) системы определяется путем подсчета счетчиком 18 числа импульсов синхронизации, поступивших в интервале между двумя импульсами сброса. Счетчик 17 подсчитывает число импульсов синхронизации, поступивших за время действия сигнала логической единицы на входе X] системы. Вырабатываемые счетчиками 17 и 18 коды определяют адрес ППЗУ 19, которое формирует двоичный код, соответствующий оптимальной текущей величине емкости памяти у, и выдает его на блоки 3 и 4 коммутации. Для устранения влияния возможных помех счетчики 17 и 18 должны срабатывать по заднему фронту импульсов синхронизации, а ППЗУ 19 — по переднему фронту.

Синхронизация работы системы осуществляется путем подачи последовательности импульсов синхронизации на входы синхронизации автоматов 1 и 2 и блока 5.

Программирование ППЗУ 19 производится, например, по результатам моделирования в ходе которого определяется зависимость соответствующего оптимальной величине емкости памяти η кода на выходах ППЗУ 19 от длительности (числа синхронизирующих импульсов) непрерывной выдачи выходного сигнала и полученного за это время числа сигналов логической единицы на первом входе Х| системы. Кроме того,

по результатам моделирования определяется разрядность счетчиков 17 и 18, емкость ППЗУ 19, а также число п элементов автоматов 1 и 2 и блоков 3 и 4.

Claims

Формула изобретения

Адаптивная система управления, содержащая первый и второй микропрограммные автоматы, первый и второй информационные входы которых соединены соответственно с первым и вторым входами системы, а первые выходы которых являются выходами системы, причем первый выход первого микропрограммного автомата соединен с входом блокировки второго микропрограммного автомата, а первый выход второго микропрограммного автомата соединен с входом блокировки первого микропрограммного автомата, отличающаяся тем, что, с целью повышения точности управления нестационарным объектом за счет адаптации системы к переменным параметрам объекта управления, в нее введены первый и второй блоки коммутации и блок выбора объема памяти микропрограммных автоматов, причем вторые выходы первого и второго микропрограммных автоматов соединены соответственно с первыми информационными входами первого и второго блоков коммутации, выходы которых соединены соответственно с входами выбора объема памяти первого и второго микропрограммных автоматов, а управляющие входы — соответственно с выходом блока выбора объема памяти микропрограммных автоматов, первый и второй входы которого подключены соответственно к первым выходам первого и второго микропрограммных автоматов, вторые информационные входы которых соединены с вторыми информационными входами первого и второго блоков коммутации и с вторым входом системы, третий вход блока выбора объема памяти микропрограммных автоматов соединен с первым входом системы.

1485198

Фиь2

1485198

1485198

УСТ

У1

Уг

го

Фиг 5

фиг. 6