SU731572A2 - Устройство дл обнаружени потери - Google Patents

Description

1

Изобретение относитс  к системам телеавтоматического управлени .

По основному авт. св. № 399057 известно устройство дл  обнаружени  потери импульса , содержащее два квазиселектора, триггер со счетным и установочными входами , два двухвходовых логических элемента И, один логический элемент ИЛИ и элемент НЕ, выходы триггера соединены с входами квазиселекторов, выходы которых подключены к входам логических элементов И, вторые входы элементов И соединены с выходами элемента НЕ, вход которой подключен к счетному входу триггера, выходы логических элементов И соединены с входами логического элемента ИЛИ и с установочными входами триггера.

Недостатком устройства  вл етс  низка  помехозащищенность, так как при поступлении на вход устройства случайных импульсов (помехи), не относ щихс  к контролируемой последовательности, устройство не выдает сигнала аварии. Если скорость поступлени  случайных импульсов достаточно велика, например периоды между поступлени ми случайных импульсов не больше периода импульсов контролируемой последовательности , то полное выключение импульсов контролируемой последовательности не приведет к выработке сигнала аварии.

Цель изобретени  - повыщение помехоустойчивости устройства дл  обнаружени 

5 потери импульса.

Поставленна  цель достигаетс  тем, что в устройство введены дополнительный логический элемент И и два таймера, вход первого из которых соединен с входной щп10 ной и одним входом дополнительного логического элемента И, второй вход которого подключен к выходу первого таймера, выход дополнительного логического элемента И соединен с входом второго таймера, выход которого подключен к дополнительному входу логического элемента ИЛИ и выходу Зстройства.

На чертеже представлена структурна  электрическа  схема устройства дл  обна20 ружени  потери импульса.

Устройство содержит триггер 1, выходы которого соединены с входами квазиселекторов 2 и 3, а установочные входы - с выходами логических элементов И 4 и 5, первые входы которых соединены с выходом элемента НЕ 6, а вторые входы с выходами квазиселекторов 2 и 3 соответственно. Выходы логических элементов И 4 и 5 нагружены соответственно на первый и вто30 рой входы логического члрмента ИЛИ 7.

Счетный вход (вход устройства) триггера 1 соединен с входами элемента НЕ (5, таймера 8 и первым входом логического элемента И 9, второй вход которого соединен с выходом таймера 8, а выход - с входом таймера 10. Выход таймера 10 соединен с третьим входом логического элемента ИЛИ 7, выход которого  вл етс  выходом устройства .

Устройство работает следующим ооразом .

На счетный вход триггера 1 поступают контролируемые импульсы, в результате чего триггер 1 периодически принимает состо ние «I или «О. Квазиселектор 2 или 3, на входе которого присутствует сигнал 1, измер ет врем  нахождени  триггера 1 в данном состо нии (период контролируемых импульсов), а квазиселектор 2 или 3, на входе которого присутствует сигнал «О, подготавливаетс  к следующему измерению . Сигнал «1 на квазиселекторе 2 или 3 по вл етс  только тогда, когда длина периода контролируемых нмпульсов станет больше , чем врем  установки квазиселектора, а следовательно, нри нормальном прохождении контролируемых импульсов сигнал аварии на выходе устройства отсутствует.

Если контролируемые импульсы исчезнут на врем , больщее, чем врем  установки квазиселектора 2 или 3, на выходе одного из квазиселекторов по вл етс  сигнал «1. Так как на всех входах логического элемента И 4 (5), подключенного к данному квазиселектору, присутствуют сигналы, соответствующие «1, то на выходе логического элемента И 4 (5), а следовательно и на выходе устройства логического элемента ИЛИ 7, по вл етс  сигнал аварии. С выхода логического элемента И 4 (5) сигнал «1 поступает на установочный вход соответствующего плеча триггера 1 и удерл ивает его в аварийном состо нии, что обеспечивает четкую фиксацию факта потери импульса и высокую помехоустойчивость по входу н по питанию. Св зь входа устройства через элемент НЕ 6 с входом логического элемента И 4 (5) обеспечивает автоматическое возвращение устройства в следующее состо ние при возобновлении следовани  контролируемых импульсов и помехоустойчивости во врем  переходных процессов . Вход таймера 8 включеп на вход устройства.

Выход таймера 8 соединен с первым входом логического элемента И 9, второй вход которого включен на вход у.стройства. При поступлении очередного входного импульса таймер 8 вырабатывает импульс длительностью , меньщей периода контролируемой последовательности. Если в течение этого времени на входе устройства по вл етс  импульс, то на выходе логического элемента И 9 также по вл етс  импульс. Таймер 10, выход которого подключен к третьему

входу логического элемента ИЛИ 7, вырабатывает импульс длительностью, больщей периода контролируемой последовательности . При поступлении на вход устройства

импульсов помехи с периодом между ними меньще периода контролируемой последовательности , на выходе таймера 10 устанавливаетс  посто нный сигнал, указывающий на аварийную ситуацию и наличие помех .

Устройство по сравнению с известным позвол ет повысить помехоустойчивость обнаружени  потери импульсов по отнощению к имнульсным помехам на входе. Расчетные данные ноказали, что степень повыщени  помехоустойчивости определ етс  соотнощением:

веро тность обнаружени  -помех на входе в устройстве по основному авт. св. № 399057

Робн.,

веро тность обнаружени  помех на периоде в нредлагаемом устройстве о - ТЬ

оби.II -)

г

где Гв - врем  установки таймера 8;

т - период следовани  импульсов контролируемой носледовательности .

Близость Робн. II к I будет определ тьс  возможной стабильностью установки периода таймера 8 и периода контролируемой последовательности.

Если помехи на входе по вл ютс  с периодом Тол, меньщим нериода контролируемой последовательности т, то устройство по основному авт. св. № 399057 практически не способно обнаружить потерю импульса контролируемой последовательности и выдать сигнал аварии даже при полном отключении контролируемой последовательности . Данное устройство выдает и в этом случае сигнал аварии с веро тностью,близкой к единице. Если врем  установки таймера 8 (Tg) сделать малым но сравнению с Гсл, то веро тность выработки устройством сигнала аварии примерно равна Допуска , что статистическое распределение помехи на входе подчин ютс  закону Пуассона , можно показать, что веро тность по влени  сигнала аварии за период контролируемой последовательности дл  устройства по авт. св. № 399057 при наличии помех со средней частотой по влени  в единицу времени HI при потере одного импульса ехр (-ЛгГг, з).

Дл  предлагаемого устройства эта веро тность 1-ехр (-ni-Ts). Таким образом, устройство позвол ет не

только увеличить от О до величины, близкой к 1, веро тность выработки сигнала аварии в услови х наличи  помех, но и обеспечить оценку помеховой обстановки, что существенно расшир ет возможности применени  данного устройства в системах телеавтоматического управлени  различного назначени .

Claims (1)

1. Формула изобретени 

   Устройство дл  обнаружени  потери импульса , по авт. св. № 399057, отличающийс  тем, что, с целью повышени  помехоустойчивости , в него введены дополнительный логический элемент И и два таймера ,, вход первого из которых соединен с входной шиной и одним входом дополнительного логического элемента И, второй вход которого подключен к выходу первого таймера, выход дополнительного логического элемента И соединен с входом второго таймера, выход которого подключен к дополнительному входу логического элемента ИЛИ и выходу устройства.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР Afb 399057, кл. Н ОЗК 5/18, 09.02.72 (прототип ).