SU641657A1 - Делитель частоты следовани импульсов - Google Patents
Делитель частоты следовани импульсовInfo
- Publication number
- SU641657A1 SU641657A1 SU762393922A SU2393922A SU641657A1 SU 641657 A1 SU641657 A1 SU 641657A1 SU 762393922 A SU762393922 A SU 762393922A SU 2393922 A SU2393922 A SU 2393922A SU 641657 A1 SU641657 A1 SU 641657A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- valve
- pulse
- frequency divider
- Prior art date
Links
Landscapes
- Fluidized-Bed Combustion And Resonant Combustion (AREA)
Description
t
Изобретение относитс к импульсной технике и может быть использовано в автоматике телемеханике и вычислительной технике , например в качестве формировател адресов контролируемых объектов в адресных системах телемеханики.
Известен делитель частоты импульсов, содержащий счетчик импульсов, блок управлени , блок пам ти и блок уточнени ().
Недостатком делител частоты импульсов вл етс возможность фиксации лишь момеита перехода счетчика импульсов от разрешенных состо ний к запрещенным, что вли ет на врем вхождени а синхронизм при сбо х.
Наиболее близким к предлагаемому делителю частоты следовани импульсов вл етс делитель частоты импульсов, содержашнй счетчик импульсов, выходы которого соединены со входами дешифратора, вход подключен к выходу первого вентил , первый вход которого соединен со входам устройства н с первым входом второго вентил , а вход «сброс счетчика импульсов соединен с выходом второго вентил и с первым входом элемента ИЛИ, и инвертор |2j.
Недостатком данного делител частоты вл етс его низка помехозащищенность.
Цель предлагаемого изобретени - повышение помехозашнщеинск:ти.
Дл этого в делитель частоты следовани нмпульсов, содержащий счет-йк импульсов, выходы которого соединены со входами дешифратора , вход - подключен к выходу nepsoft) вентил , первый вход которого соедиifeй ео входом устройства и с первым
входом второго вентил , вход ссброс счетчика импульсов соединен с выходом второго вентил н с первым входом элемента ИЛИ, и инвертор, введены п-I дополнительных элементов ИЛИ, где п - коэффициент
делени , первые входы которых соединены с выходами дешифратора, второй эход каждого , кроме последнего, дополиителыюго элемента ИЛИ соединен с выходом последующего , а второй вход последнего дополнительного элемента ИЛИ соединен с п-м входом
дешифратора, причем выход элемента ИЛИ соединен со входом инвертора, выход которого подключен ко второму входу первого вентил и со вторым входом второго вентил , а второй вход - с выходом п-1-го
дополнительного элемента ИЛИ, например, через переключатель.
На чертеже изображена структурна электрическа схема делител частоты следовани импульсов.
Он содержит первый вентиль I. второй вентиль 2, счетчик 3 импульсов, элемент ИЛИ 4, инвертор 5, дешифратор 6, догюлнительные элементы ИЛИ 7, 8. 9, 10, переключатель 11, входна 12 и выходна 13 шины.
Выходы дешифратора 6, число которых равно максимальному коэффициенту делени делители п, соединены со входами п-I делител частоты дополнительных элементов ИЛИ 7-10 (на чертеже представлен вариант п 5), а входы - с выходами счетчика 3 импульсов. Вторые входы этих элементов ИЛИ, кроме последнего Ш, соединены с выходами последующих дополнительных элементов ИЛИ. а второй вход последнего дополнительного элемента ИЛИ 10 соединей с п выходом дешифратора 6. Выходы дополнительных элементов ИЛИ 7-10, а также последний выход дешифратора соединены , например, через переключатель 1.1 с первым входом элемента ИЛИ 4.
Делитель частоты следовани импульсов работает следующим образом.
Рассмотрим работу делител дл случа , когда переключатель 11 соединен с выходом элемента 9. Коэффициент делени делител в этом случае равен 3.
Исходное положение счетчика 3 импульсов делител характеризуетс наличием разрешаюш ,его сигнала на первом выходе дешифратора 6 и на выходе дополнительного элемента ИЛИ 7. На всех остальных выходах дешифратора 6, а также вь ходах дополнительных элементов ИЛИ 8, 9, 10, присутствует запрещающий сигнал.
Запрещающий сигнал с выхода дополнительного элемента ИЛИ 9 через переключатель 11 и элемент ИЛИ 4 поступает на вход второго вентил 2 и через инвертор 5 на вход первого вентил 1, тем самым запреща прохождение импульсов счета на выходную щину 13 устройства и разреша прохождение на счетный выход счетчика 3 импульсов .
После прихода первого счетного импульса на вход счетчика 3 импульсов, сигнал разрешени по вл етс на втором выходе дешифратора 6 и вызывает по вление сигнала разрешени на выходе дополнительного элемента ИЛИ 8, который, в свою очередь, вызывает по вление сигнала разрешени на выходе дополнительного элемента ИЛИ 7. Сигнал с выхода дополнительного а1емеита ИЛИ 9 в этот момент не вли ет на работу устройства.
После прихода второго счетного импульса на вход счетчика 3 .импульсов, сигнал разрешени по вл етс уже на третьем выходе дешифратора 6 и на пыходах дополнительных ч.Нментов ИЛИ 9. 8, 7. Сигнал разрСЕпени с выхода пополнительною элемента ИЛИ 9 поступает на вход второго войтил 2 и через инвертор 5 иа вход первого вентил I, тем самым разреша прохождение с.- едующего счетного импульса на выходную шину 13 делител и запреща его прохождение на вход счетчика 3 импульсов.
Третий счетный импульо проходит на выход и производит сброс счетчика 3 импульсов в исходное состо ние и через элемент ИЛИ 4 удерживает в течение .длительности импульса счета на входе второго вентил 2 разрешающий, а на входе первого вентил I запрещающий сигнал, хот на выходе дополнительного элемента ИЛИ 9 по вилс уже запрещающий сигнал, так как сброс счетчика 3 импульсов в исходное положение производитс от первого фронта.
После окончани третьего импульса на входах первого и второго вентилей 2 и 1 по вл етс соответственно запрещающий и разрещающий сигналы. После этого цикл работы делител повтор етс . При этом каждый третий входной импульс по вл етс на выходной шине 13 делител .
Изменение коэффициента делени делител производитс путем подключени входа элемента ИЛИ 4 с помощью переключа-, тел 11 (перепаек) к одному из выходов дополнительных элементов ИЛИ 7, 8, 9 или последнему выходу дешифратора 6.
В случае сбо счетчика детител и перехода его в одно из запрещенных состо ний , например, в предпоследнее или поуледнее состо ние, на выходе дополнительного элемента ИЛИ 10 по вл етс сигнал разрешени , который воздействует на предыдущие дополнительные элементы ИЛИ, в том числе и на элемент 9, н вызывает по вление на их выходах сигнала разрещени . Сигнал разрешени с выхода дополнительного элемента ИЛИ 9 поступает на элемент ИЛИ 4 н первый же в.ходной импульс устанавливает счетчик 3 импульсов в исходное состо ние и цикл продолжаетс . Такнм образом осуществ т етс уменьшение времени вхожде: ни в синхронизм делител прн сбо х.
При использовании делител частоты следовани импульсов в качестве формировател адресов, код адреса снимаетс с выходов счетчика 3 импульсов делител . Прн этом регулирование частотой входных импульсов и съем кода со счетчика 3 импульсов осуществл етс специальным управл ющим устройством.
Введение дополнительных элементов ИЛИ позвол ет значительно уменьшить врем вхожденн в сннхронизм делител с большим диапазоном нзмененн коэффициента деленн при работе его с малым коэффициентом делени при его сбо х. Особенно это сказываетс прн использовании данного делител частоты в качестве формировател адресов в адресных системах телемеханики.
В таких системах сформированный адрес передаетс на объект. После получени информации с данного объекта формируетс адрес следующего объекта. Введение цементов ИЛИ исключает возмож иость формировани адресов несуществующих объектов и тем самым сокращаетс врем обслуживани подключенных объектов. Использование счетчиков импульсов с двухступенчатым запомнианием позвол ет упростить схему путем исключени из схемы управлени триггера и использовать выпускаемые в насто щее врем счетчики в интегральном исполнении.
Claims (2)
- Формула изобретениДелитель частоты следовани импульсов, содержащий счетчик импульсов, выходы которого соединены со входом дещифратора, вход - подключен к выходу первого вентил , первый вход которого соединен со входом устройства и с первым входом второго вентил , вход «сброс счетчика импульсов соединен с выходом вторл го вентил и с первым входом элемента ИЛИ, и инвертор, огличающийс тем, что, с целью повышени помехозащищенности, в него введены п--1 дополнительных элементов ИЛИ, где п - коэффициент делени , первые входы которых соединены с выходами дещифратора, а второй вход каждого, кроме последнего, дополнительного элемента ИЛИ соединен с выходом последующего, а второй вход последнего дополнительного элемента ИЛИ соединен с п-ым выходом дешифратора, причем выход элемента ИЛИ соединен со входом инвертора, выход которого подключен ко второму входу первого вентил , и со вторым входом второго вентил , а второй вход - с выходом п-1-го дополнительного элемента ИЛИ, напрнмер, через переключатель .Источники информации, прин тые во внимание при экспертизе:. Авторское свидетельство СССР № 403069, кл. Н 03 К 2J/06, 1973.
- 2. Авторское свидетельство СССР № 349727, кл. Н 03 К 23/00, 1972.ДБ11ff/
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762393922A SU641657A1 (ru) | 1976-08-01 | 1976-08-01 | Делитель частоты следовани импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762393922A SU641657A1 (ru) | 1976-08-01 | 1976-08-01 | Делитель частоты следовани импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU641657A1 true SU641657A1 (ru) | 1979-01-05 |
Family
ID=20673259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762393922A SU641657A1 (ru) | 1976-08-01 | 1976-08-01 | Делитель частоты следовани импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU641657A1 (ru) |
-
1976
- 1976-08-01 SU SU762393922A patent/SU641657A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU641657A1 (ru) | Делитель частоты следовани импульсов | |
SU1434430A1 (ru) | Датчик равномерно распределенных случайных чисел | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU1443153A1 (ru) | Устройство дл выделени и вычитани импульсов из последовательности импульсов | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU1456944A1 (ru) | Устройство дл ввода информации | |
SU1522383A1 (ru) | Цифровой генератор импульсов | |
SU590789A1 (ru) | Устройство дл подсчета предметов | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU888125A1 (ru) | Устройство дл коррекции сбойных кодов в кольцевом распределителе | |
SU942028A1 (ru) | Устройство дл синхронизации сигналов | |
SU1287138A1 (ru) | Устройство дл синхронизации вычислительной системы | |
SU1622926A2 (ru) | Формирователь временных интервалов | |
SU433643A1 (ru) | ||
SU553737A1 (ru) | Устройство синхронизации | |
SU1356251A1 (ru) | Устройство выделени циклового синхросигнала | |
SU1363209A1 (ru) | Устройство приоритета | |
SU421988A1 (ru) | ||
SU1045389A1 (ru) | Коммутатор каналов | |
SU485452A1 (ru) | Устройство дл определени числа деревьев графа | |
SU658739A1 (ru) | Распределитель импульсов | |
SU869041A2 (ru) | Распределитель импульсов | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU739721A1 (ru) | Устройство дл синхронизации импульсов |