SU690470A1 - Веро тностный распределитель импульсов - Google Patents

Description

(54) ВЕРОЯТНОСТНЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

1

Изобретение относитс  к вычислительной технике и может использоватьс  в системах дл  статистического моделировани .

Известны веро тностные распределители импульсов, позвол ющие осуществл ть простра нственное разделение импульсов по выходным шинам с заданной веро тностью, т. е. реализовывать полную группу несовместных событий.

Известен веро тностный распределитель импульсов, содержащий равноверо тностный (1,К)-полюсник и электронный коммутатор выходов 1.

Применение его дл  реализации полной группы несовместных событий требует ровно () данных схем, что обуславливает значительный объем оборудовани .

Известен также веро тностный распределитель импульсов, вьгполненный на многоэлектродном разр днике 2.

Этот распределитель импульсов прост по исполнению, однако, отмечаетс  низка  точность и нестабильность.

Наиболее близким по техническому решению - вл етс  веро тностный распределитель , импульсов; содержащий генератор импульсов , блок пам ти, датчик случайных чисел , вход опроса которого соединен с выходом первого элемента ИЛИ, дешифратор, выходы которого с:оедиНёнъг С Первьши входами первого блока элементов И соответственно , выходы KOTopiax  вл Ютс  вь1ходами

веро тностного распределител  импульсов, а вторые входы подключены к выходу первого элемента И, первый вход которого  вл етс  первым входом веро тностного распределител  импульсов 3.

Недостатком распределител   вл етс 

сложность схемного решени  при достижении уровн  быстродействи , свойственного параллельным схемам формировани  случайных сигналов.

Целью изобретени   вл етс  упрощение распределител  при сохранении высокого быстродействи .

Claims (3)

1. Дл  этого преобразователь содержит счетчик времени, счетчик задержки, второй блок элементов И, второй и третий элементы ИЛИ, второй и третий элементы И, элемент задержки, первый и второй триггеры и регистр задержки, вход которого  вл етс  вторым входом веро тностного распределител  импульсов, а выходы соединены с первыми входами второго блока элементов И соответственно, выходы которых подключены к разр дным входам счетчика задержки , а вторые входы соединены с выходом второго элемента ИЛИ и нулевым входом первого триггера, нулевой, выход которого аодключен к первому входу второго элемента И, выход которого соединен со входом счетчика задержки, выход старшего разр да которого подключен к единичному входу первого триггера, единичный выход которого подключен ко второму входу первого элемента И, третий вход веро тностного распределител  импульсов подключен к первым входам первого, второго и третьего элементов ИЛИ, вторые входы которых подключены соответственно к выходу первого элемента И и выходу счетчика времени, разр дные входы которого подключены к выходам блока пам ти, входы которого соединены с выходами дешифратора соответственно, выход генератора импульсов соединен со вторым входом второго элемента И и с первым входом третьего элемента И, выход которого подключен ко входу счетчика времени, а второй вход - к выходу второго триггера, единичный вход которого через элемент задержки , а нулевой вход непосредственно подключены к выходу третьего элемента ИЛИ. На чертеже представлена блок-схема веро тностного распределител  импульсов. Распределитель содержит генератор 1 импульсов , выход которого соединен с первым входом элемента И 2 и первым входом элемента И 3. Выход элемент.а И 2 подключен ко входу 4 вычитани  счетчика 5 времени. Выход старшего разр да счетчика 5 времени соединен с первым входом элемента ИЛИ 6 и первым входом элемента ИЛИ 7. Выход элемента ИЛИ б соединен со входом элемента задержки 8 и с нулевым входом триггера 9. Выход элемента задержки 8 св зан с единичным входом триггера 9, единичный выход которого соединен со вторым входом элемента И 2. Выход элемента ИЛИ 7 соединен со входом опроса датчика 10 случайных чисел, состо ш,его из блока генераторов шума 11 , выходы которых соединены с уста новочными входами регистра кода 12. Выходы регистра кода 12 подключены ко входам дешифратора 13. Выходы дешифратора 13 соединены со входами блока пам ти 14. Входом опроса распределител   вл етс  шина 15. Выходы первого блока элементов И 16  вл ютс  выходами 17 веро тностного распределител  импульсов. Выход элемента И 3 соединен со входом вычитани  18 счетчика задержки 19, разр дные входы которого через второй блок элементов И 20 соединены с выходами регистра задержки 21. Вторые входы элементов И 20 объединены и подключены к нулевому входу триггера 22 и выходу элемента ИЛИ 23. Нулевой выход, триггера 22 соединен со вторым входом элемента И 3, а его единичный выход подключен к первому входу элемента И 24, выход которого соединен с первым входом элемента ИЛИ 23 и вторыми входами элементов И 16. Шина 25 установки распределител  в исходном состо нии соединена со вторыми входами элементов ИЛИ 6, 7 и 23. Вход 26 установки задержки подключен к соответстВУЮШ .ИМ установочным входам регистра задержки 21. Веро тностный распределитель импульсов работает следуюшим образом. В исходном состо нии в блок пам ти 14 записываютс  коды временных интервалов TI , Ti ... Т„, величина которых пропорциональна переходным веро тност м распределител . В регистр задержки 21 по входу 26 установки задержки записываетс  величина максимальной задержки, сложенна  с величиной интервала времени, необходимого дл  извлечени  кода из блока пам ти 14. После этого подаетс  сигнал но шине 25 установки распределител  в исходное состо ние , который одновременно попадает на вторые входы элементов ИЛИ 6, 7 и 23. Сигнал с выхода элемента ИЛИ 6 подаетс  на нулевой вход триггера 9 и вход элемента задержки 8, врем  задержки которого выбираетс  равным времени выборки кода из блока пам ти 14, сложенным с временем переключени  элементов соответствуюш,ей цепочки передачи. Одновременно подаетс  сигнал на вход опроса блока генераторов шума 11 с выхода элемента ИЛИ 7, а сигнал с выхода элемента ИЛИ 23 устанавливает триггер опроса 22 в нулевое состо ние и разрешает передачу кода из регистра задержки 21 через элементы И 20 на вход счетчика задержки 19. После установки триггера 22 в нулевое состо ние и ввода кода задержки в счетчик 19 разрешаетс  подача синхроимпульсов с генератора 1 на вход вычитани  18 счетчика задержки 19. При установлении нулевого кода на счетчике 19 вырабатываетс  сигнал переноса из старшего разр да счетчика 19, устанавливающий триггер 22 в единичное состо ние. При этом прекращаетс  подача синхроимпульсов на вход вычитани  18 счетчика задержки 19 и разрешаетс  подача сигналЬв по входу 15 опроса распределител . Данное состо ние элементов сохран етс  до прихода сигнала по этому входу. При по влении сигнала по входу 15 и единичном состо нии триггера 22 этот сигнал поступает на вторые входы элементов И 16, один из которых должен быть открыт с соответствуюш.его выхода дешифратора 13. Причем веро тность по влени  сигнала на выходе i-ro элемента И 16 определ етс  временем нахождени  дешифратора 13 в i-M состо нии. Таким образом, сигнал на выходе 17 распределител  по вл етс  с заданной веро тностью Pj. Дл  уменьшени  времени возврата устройства в исходное состо ние (увеличени  быстродействи ) пос ле предыдущего сигнала опроса по входу 15, определ емого максимальной величиной Pi (i 1,2, ..,п), т. е. времени вычитани  кода из счетчика 19, в устройство могут быть введены мно овходовые элементы ИЛИ (на чертеже не показаны), соединенные входами с соответствующими выходами дешифратора 13 и управл ющие теми элементами И 16, сигнал на выходе которых по вл етс  с большими по величине веро тност ми. Число входов элемента ИЛИ, управл ющего входом i-ro элемента. И 16, выбираетс  из услови , чтобы суммарное врем  нахождени  дешифратора 13 в состо ни х, соответствующих входам этого элемента ИЛИ, было пропорционально веро тности (больщой по величине) по влени  импульса на i-ом вь1ходе устройства. Одновременно с поступлением сигнала на вторые входы элементов И 16 он подаетс  на вход элемента ИЛИ 23 и производит действи , аналогичные описанным выше при по влении сигнала с выхода 25 установки схемы в исходное состо ние на втором входе элемента ИЛИ 23. Сигнал опроса блока генераторов щума i1 может по витьс : при установке исходного состо ни  распределител  путем подачи сигнала по щине 25 на первый вход элемента ИЛИ 7; после установки распределител  в исходное состо ние при возникновении сигнала переноса из старшего разр да счетчика 5, поступающего на второй вход элемента ИЛИ 7. В результате опроса блока генераторов шума 11 код подаетс  на регистр кода 12, с которого данный код передаетс  на дешифратор 13. После дешифрации возбуждаетс  один из выходов дешифратора 13 и выбираетс  код временной задержки по соответствующему адресу блока пам ти 14. Выбранный код задержки поступает на счетчик 5 времени. Одновременно с установкой временного интервала триггер 9 устанавливаетс  в единичное состо ние с вь1хода элемента задержки 8 и разрешаетс  подача синхроимпульсов с генератора 1 через элемент И 2 на вход вычитани  4 счетчика 5. По окончании считывани  временного интервала вырабатываетс  сигнал переноса единицы старшего разр да счетчика 5, устанавливающий через элемент ИЛИ 6 триггер 9 в нулевое состо ние и проход щий через элемент ИЛИ 7 на вход опроса блока генераторов щума 11. После поступлени  сигнала опроса на вход блока генераторов шума 11 вновь повтор етс  описанна  последовательность выработки сигналов и смеиы состо ний элементов. Конструкци  веро тностного р спределител  импульсов за счет моделировани  -веро тностей по влени  импульсов на его выходах временными интервалами позвол ет избежать большого числа многоразр дных схем сравнени , фиксирующих интервалы распределени  и составл ющих значительный объем оборудовани . Формула изобретени  Веро тностный распределитель импульсов , содержащий генератор импульсов, блок пам ти, датчик случайных чисел, вход опроса которого соединен с выходом первого элемента ИЛИ, дешифратор, выходы которого соединены с первыми входами элементов И первого блока соответственно, выходы которых  вл ютс  выходами веро тностного распределител  импульсов, а вторые входы подключены к выходу первого элемента И, первый вход которого  вл етс  первым входом веро тностного распределител  импульсов , отличающийс  тем, что, с целью упрощени  веро тностного распределител  импульсов, он содержит счетчик времени, счетчик задержки, второй блок элементов И, второй и третий элементы ИЛИ, второй и третий элементы И, элемент задержки, перчый и второй триггеры и регистр задержки, вход которого  вл етс  вторым входом веро тностного распределител  импульсов, а выходы соединены с первыми входами элементов И второго блока соответственно, выходы которых подключены к разр дным входам счетчика задержки, а вторые входы соединены с выходом второго элемента ИЛИ и нулевым входом первого триггера, нулевой выход которого подключен к первому входу второго элемента И, выход которого соединен со входом счетчика задержки, выход старшего разр да которого подключен к единичному входу первого триггера, единичный выход которого подключен ко второму входу первого элемента И, третий вход веро тностного распределител  импульсов подключен к первым входам первого, второго и третьего элементов ИЛИ, вторые входы которых подключены соответственно к выходу первого элемента И и к выходу счетчика времени, разр дные входы которого подключены к выходам блока пам ти, входы которого соединены с выходами дешифратора соответственно, выход генератора импульсов соединен со вторым входом второго элемента И и с первым входом третьего элемента И, выход которого подключен ко входу счетчика времени, а второй вход - к выходу второго триггера, единичный вход которого через элемент задержки, а нулевой вход непосредственно подключены к выходу третьего элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 209046, кл. G 06 F 1/02, 1966.
2. 2.Авторское свидетельство СССР № 317077, кл. G 06 F 1/02, 1969.
3. 3.Авторское свидетельство СССР № 213424, кл. G 06 F 1/02, 1968,