SU583439A2 - Модель ветви графа - Google Patents

Модель ветви графа

Info

Publication number
SU583439A2
SU583439A2 SU7602321184A SU2321184A SU583439A2 SU 583439 A2 SU583439 A2 SU 583439A2 SU 7602321184 A SU7602321184 A SU 7602321184A SU 2321184 A SU2321184 A SU 2321184A SU 583439 A2 SU583439 A2 SU 583439A2
Authority
SU
USSR - Soviet Union
Prior art keywords
branch
graphs
input
model
output
Prior art date
Application number
SU7602321184A
Other languages
English (en)
Inventor
Всеволод Викторович Васильев
Александр Георгиевич Додонов
Ольга Николаевна Голованова
Евгений Александрович Ралдугин
Яков Яковлевич Фенюк
Original Assignee
Институт Электродинамики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электродинамики Ан Украинской Сср filed Critical Институт Электродинамики Ан Украинской Сср
Priority to SU7602321184A priority Critical patent/SU583439A2/ru
Application granted granted Critical
Publication of SU583439A2 publication Critical patent/SU583439A2/ru

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

(54) МОДЕЛЬ ВЕТВИ ГРАФА
Изобретение относитс  к области вычиспительной техники, в частности, к электронным моделирующим устройствам. ,
По, авт. св. № 470811 известна модель ветви графа, котора  содержит элементы И, задатчики начального и конечного адресов, формирователь временного интервала и триггеры .
Недостатком такой модели  вл етс  непригодность ее дл  моделировани  ориентированных графов, в которых ввод тс  дополнительные ограничени  на реализацию вет вей, исход щих из некоторых (или всех) Верщин графа (структурные ограничени ), например стохастических и альтернативных графов. Стохастический граф характеризуетс  случайной длиной ветвей и веро тностной топологией (т.е. услови  начала тех или иных ветвей задаютс  с некоторой ве о тностью ). Последнее означает, что неkoтopыe вершины графа имеют веро тностные выходы.
Альтернативный граф отличаетс  от стохастического детерминированной длиной и аль/гернативным характером реал1 за- ции выход щих ветвей (т.е. реализаци  одной ветви , выход щей из вершины, запрещает реализацию остальных ветвей, выход щих из той же вершины). Моделирование ргохастических и апьтернативных графов позвоп ег получить необходимые стаги- етические данные дл  исследовани  широкого круга практически важных задач ; например задач организационного управлени , системы массового обслуживани ). Другим примером графов с измен ющейс  топологией могут служить модели различных задач теории графов-задачи о коммиво жере, о паро сочетани х и т.п., при решении которых требуетс  организовать перечисление путей, независимых по ветв м и по узлам. Известрна  модель ветви не позвол ет учесть дополнительные услови , налагаемые в процессе решени  на струк туру. модели графа.
Целью изобретени   вл етс  расширение класса задач, т.е. обеспечение дополнительной возможности моделировани  графов с различными структурными ограничени ми.
Поставленна  цель достигаетс  тем, что fi предложе ное устройство введены сдвига вый регистр, инвертор и шестой элемент Rf РХОП Сдвигового регистра соединен с дополнительным влодом модели ветви графа, а его выход через инвертор лоцключен к первому входу шестого элемента И, второй вход которого соединен с выходом второго элемента И, а выход - с дополнительным единичным входом первого триггера.
На чертеже приведена функциональна  схема предложенного устройства.
Модель ветви графа содержит формирователь 1 временного интервала, задатПример заполнени  регистров
1 2 Об зательный выбор одной из ветвей по окончании формировани  i -го узла обеспе«иваетс  тем, что после каждого импульса сдвига на выходе хот  бы одного из четырех регистров по вл етс  единичный сигнал, Алыгернативный выбор одной из ветвей обуч словлен тем, .что этот единичный сигнал по вл етс  ка выходе только одного регист ра. Поскольку число сдвиговых импульсов случайно, то по вление в данный момент единичного сигнала на выходе регистра j-и ветви  вл етс  случайным событием. Допустим , в момент (Жончани  формировани  I -го узла единичный сигнал присутствует иа выходе регистра второй модели ветви,, изображенной на чертеже. В момент оконча. ВИЯ формировани  i -го узла на выходах всех четырех задатчиков начального адреса npacj TCTByioT единичные сигналы, первые триггеры упом нутых моделей ветвей наход тс  в нулевом состо нии, поэтому на вы- ходах элементов И 8 всех четырех моделей ветвей присутствует единичный сигнал, который  вл етс  сигналом об окончании фор-« мировани  1-го узла. Нулевые сигналы с Выходов регистров первой, третьей и четвертой моделей ветврй через инверторы раз-.
чик 2 начального адреса, задатчик 3 кокечlaoro адреса, сдвиговый регистр 4, триггеры 6,6, элементы И 7-12 и инвертор 13,
Работу модели аетви рассмотрим i, начина  с момента, когда сформировав 1-й узел с веро тностным выходом. Допустим, к$ 1-го узла выход$п четьгре ветви с веро тност ми реализании Pj Oj,, Т в 0,1, , 1 0,5, емкасть реги г а N 1О, и реализуетс  аль  ррсатив-, ашй выбор одной ю исход щих ветАе& Один КЗ возможных способов занесени  информаШа о BeposTTHOcTSX в разр ды сдвиговых регистров приведен в табл.

Claims (1)

  1. Таблица решают прохождение этого сигнала нА вькоды элементов И 12 и на первые триггеры которые устанавливаютс  в единичное состо ние . Нулевые выходы этих триггеров через элементы И 7 и 11 запрещают фиксацию момент /в окончани  соответствующих ветвей. Таким образом, эти ветви исключаютс  на процесса моделировани  Единичный выходной сигнал регистра второй модел ветви с прмсшью инвертора 13 запрещает прохождение единичного сигнала с выхода элемента И 8 на вход элемента И 12, следовательно, триггер 5 этой модели ветви остаетс  в нулевом состо нии. В остальном устройство работает так же, как описано в основном изоб|$етеиии. В резул1Угате мис гократного моделировани  можно получит статистйческ ие оценки исследуемых графов. Дл  реализации обычных детерминированных графов все регистры заполн ютс  единицами. Дл  реализации запрещени  какой-либо вет1ви (узла) регшзтр ветви (регистры всех выход щих ветвей) заполн ютс  нул ми, Применение изобретени  позвол ет моделиропать графы с раз ичными структурными ограничени ми, в частности стохастические , апагернативные графы, графы с об хоцом отдельных аапрещевйых узлов и вет вей. Изобретение позвол ет также решать эапачи теории графов, св занных с перечислением путей (.задача коммиво жера, задачи о паросочетани х и цр). Формула изобретени  Модель ветви графа по авт. сайд, hfe 47О8И, отличающа с  тем. что, с целью расширени  класса задач путем моделировани  графов с различными структурными ограничени ми, в нее дополнительно введены сдвиговый регистр, инвертор и шестой элемент И; причем вход сдвигового регистра соединен с донолнительгным входом модели ветви графа, а его выход через инвертор подключен к первому) входу шестого элемента И, второй вход которого соединен с выходом второго (элемента И, а выход-с дополнительным единичным входом первого триггера.
SU7602321184A 1976-01-30 1976-01-30 Модель ветви графа SU583439A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7602321184A SU583439A2 (ru) 1976-01-30 1976-01-30 Модель ветви графа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7602321184A SU583439A2 (ru) 1976-01-30 1976-01-30 Модель ветви графа

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU470811 Addition

Publications (1)

Publication Number Publication Date
SU583439A2 true SU583439A2 (ru) 1977-12-05

Family

ID=20647843

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7602321184A SU583439A2 (ru) 1976-01-30 1976-01-30 Модель ветви графа

Country Status (1)

Country Link
SU (1) SU583439A2 (ru)

Similar Documents

Publication Publication Date Title
KR920010962B1 (ko) 어드레스 생성장치
US3824379A (en) Variable frequency dividing circuit
US4264807A (en) Counter including two 2 bit counter segments connected in cascade each counting in Gray code
SU583439A2 (ru) Модель ветви графа
JPS6094525A (ja) 時分割パルスパタ−ンジエネレ−タ
RU1805462C (ru) Устройство дл определени значений булевых функций
SU1201844A1 (ru) Модель ветви сети
SU572776A1 (ru) Веро тностный коммутатор
SU690470A1 (ru) Веро тностный распределитель импульсов
JPS609286B2 (ja) タイミング信号発生回路
SU608169A1 (ru) Устройство дл моделировани сетевого графика
SU1119024A1 (ru) Устройство дл моделировани сетевых графиков
SU556460A2 (ru) Устройство дл моделировани сетевых графиков
SU1376097A1 (ru) Устройство дл моделировани сетевых графов
SU708367A1 (ru) Устройство дл моделировани сетевых графиков
SU640314A1 (ru) Устройство дл определени экстремальных путей в графах
SU1007104A1 (ru) Датчик случайных чисел
SU610112A1 (ru) Устройство дл стохастического моделировани больших систем
JP2806459B2 (ja) フリップフロップが評価可能な論理シミュレーション装置
SU736121A1 (ru) Модель двунаправленной ветви
SU691847A1 (ru) Устройство дл сравнени чисел
SU991421A1 (ru) Генератор случайных чисел
SU798813A1 (ru) Устройство дл сравнени чисел
SU1159015A1 (ru) Двухканальный генератор случайного процесса
SU1675907A1 (ru) Устройство дл решени задач на графах