SU434581A1

SU434581A1 - Устройство синхронизации импульсов

Info

Publication number: SU434581A1
Application number: SU1750359A
Authority: SU
Original assignee: В. Г. Чибисов , О. Г. Светников; Особое конструкторское бюро вычислительной техники занского радиотехнического института
Priority date: 1972-02-21
Filing date: 1972-02-21
Publication date: 1974-06-30

Description

1

Изобретение относитс к области импульсной техники и автоматики и может использоватьс в устройствах преобразовани , обработки и передачи информации.

Известно устройство синхронизации импульсов , содержащее триггер, логическую схему «ИЛИ, схему совпадений и два логических элемента «И-НЕ, у которых выходы одного соединены с входами другого и с одним из входов схемы совпадений, а выход триггера соединен с одним из входов логической схемы «ИЛИ.

Это устройство синхронизации имеет низкую чувствительность.

Цель изобретени - повышение чувствительности устройства.

Дл этого в предлагаемом устройстве второй вход логической схемы «ИЛИ соединен с одним из входов триггера и выходом схемы совпадений.

На чертеже приведена функциональна схема предлагаемого устройства.

Оно содержит триггер 1, логическую схему «ИЛИ 2, схему 3 совпадений и два логических элемента «И-НЕ 4 и 5. Синхронизирующие и синхронизируемые импульсы подаютс на клеммы 6 и 7. Выходы логического элемента 4 соединены с входами логического элемента 5, а выходы логического элемента 5 соединены с входами логического элемента 4. Выходы логического элемента 5 соединены с одним из входов схемы 3 совпадений . Второй вход логической схемы «ИЛИ 2 соединен с одним из входов триггера 1 и выходом схемы 3 совпадений.

Устройство работает следующим образом. В исходном состо нии триггер 1 находитс

в состо нии «О. Нулевой потенциал с выхода триггера 1 поступает на один из входов схемы «ИЛИ 2.

При отсутствии синхронизирующего импульса на клемме 6 с выхода элемента 5 снимаетс потенциал «1, поступающий на вход схемы 3 совпадений и элемента 4. На выходе схемы 3 и на выходе устройства по вл етс потенциал «О, который поступает на установочный вход триггера 1 и один из входов схемы «ИЛИ 2. Таким образом, в исходном состо нии с выхода элемента 4 снимаетс потенциал «1.

Синхронизируемый импульс, поступающий на клемму 7, опрокидывает триггер 1. Потенциал «1 с выхода триггера 1 через схему «ИЛИ 2 поступает на вход элемента 4 и устанавливает его в положение, при котором на его выходе потенциал «О, который запирает элемент 5. Поступающий затем на клемму 6 синхронизирующий импульс через открытую схему 3 совпадений проходит на выход устройства, перебрасывает триггер 1 в исходное состо ние и поддерживает единичный уровень во врем действи синхронизируюш .его импульса на одном из входоз схемы «ИЛИ 2. По окончании синхронизирующего имп)льса схема возвращаетс в исходное состо ние, т. е. на выходе элемента 4 зстанавливаетс потенциал «1. Если синхронизирующий импульс по витс раньше, чем синхронизируемый, то на выходе элемента 5 устанавливаетс потенциал «О, который блокирует схему 3 совпадений и за- 15 прещает по вление синхронизирующего импульса на выходе. 10 Длительность выходного импульса определ етс длительностью импульса синхронизации и не зависит от параметров устройства. Предмет изобретени Устройство синхронизации импульсов, содержащее триггер, логическую схему «ИЛИ, схему совпадений и два логических элемента «И-НЕ, у которых выходы одного соединены с входами другого и с одним из входов схемы совпадений, а выход триггера соединен с одним из входов логической схемы «ИЛИ, отличающеес тем, что, с целью новыщени чувствительности устройства, второй вход логической схемы «ИЛИ соединен с одним из входов триггера и выходом схемы совпадений.