SU437203A1 - Формирователь импульсов - Google Patents

Формирователь импульсов

Info

Publication number
SU437203A1
SU437203A1 SU1739998A SU1739998A SU437203A1 SU 437203 A1 SU437203 A1 SU 437203A1 SU 1739998 A SU1739998 A SU 1739998A SU 1739998 A SU1739998 A SU 1739998A SU 437203 A1 SU437203 A1 SU 437203A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
see
pulse
circuit
generator
Prior art date
Application number
SU1739998A
Other languages
English (en)
Inventor
Станислав Дмитриевич Артамонов
Игорь Владимирович Белоусов
Сергей Михайлович Филиппов
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU1739998A priority Critical patent/SU437203A1/ru
Application granted granted Critical
Publication of SU437203A1 publication Critical patent/SU437203A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к имнульсной технике и может быть иснользовано в телемеханике и дискретной автоматике.
Известные формирователи, выполненные на потенциальных элементах, содержащие статические триггеры с раздельными входами, схемы совпадени , управл ющие триггерами, инверторы , имеют низкую помехозащищенность.
Цель изобретени  - повысить помехозащищенность устройства.
Дл  этого в него введен парафазный генератор импульсов, выходы которого соединены с дополнительными выходами схем совпадени .
На фиг. 1 показана функциональна  схема формировател ; на фиг. 2 - временные диаграммы работы устройства.
Формирователь содержит статические триггеры 1, 2 с раздельными входами, логические схемы И-НЕ 3 и 4 на два входа, логические схемы И-НЕ 5 и 6 на три входа соответственно , управл ющие единичным и нулевым входами триггеров 1, 2, двухтактный генератор 7 импульсов, инвертор 8. Одни из входов логических схем И-НЕ 3, 6 и 4, 5 попарно объединены и подключены к выходам 9 и 10 двухтактного генератора импульсов. Формирователь содержит также входную клемму 11; выходные клеммы 12 и 13 соответственно дл  пр мого и инверсного выходных сигналов, единичный и нулевой выходы 14, 15, 16, 17 - триггеров 1 и 2, шину сброса 18. Устройство работает следующим образом. В исходное состо ние схему устанавливают импульсом низкого потенциала, поступающего по шине сброса. При этом на клемме 11 низкий потенциал входного импульса, на выходе инвертора 8-высокий потенциал, а с выходов 9 и 10 генератора 7 поступают тактовые
импульсы (см. фиг. 2а, б, в, г). На выходах схем совпадени  И-НЕ 3 и 5, на выходах 15 и 17 триггеров 1 и 2 устанавливаетс  высокий потенциал (см. фиг. 2д, е, ж, з), а на выходах 14 и 16 триггеров 1 и 2 низкий потенциал (см.
фиг. 2 и, к).
При этом на выходах схем совпадеип  И- НЕ 4 и 6 (см. фиг. 2 л, м) будут вырабатыватьс  импульсы, инвертированные по отношению к импульсам, поступающим с выходов
10 и 9 генератора 7.
В случае высокого потенциала на клемме 11 и по совпадению с высоким гготенциалом тактового импульса на выходе 9 генератора 7 через схему совпадени  И-НЕ 3 срабатывает
триггер 1 (см. фиг. 2м), на выходе 14 которого высокий потенциал подготавливает дл  работы схему совпадени .
При этом па выходах логических схем И- НЕ 4 и 6 устанавливаетс  высокий потенциал
(см. фиг. 2л, м). В следуюп;ий момепт по в
лени  высокого потенциала тактового импульса на выходе 10 генератора 7 через схему 5 срабатывает триггер 2 (см. фиг. 2к), при эгом на клеммах 12 и 13 устанавливаетс  соответственно высокий потенциал выходного сигнала ..
При по влении импульса помехи, длительность которой не более интервала между двум  тактовыми импульсами с генератора 7 (см. фиг. 2 а), он совпадает с первым тактовым импульсом .
По совпадению импульса помехи, поступающего на клемму 11 устройства, с тактовым импульсом на выходе 9 генератора 7 аналогичным образом срабатывает триггер 1. Поскольку длительность допустимой помехи воздействует до начала поступлени  тактового импульса на выходе 10 генератора 7, то по заданному фронту импульса помехи на выходе инвертора 8 устанавливаетс  высокий потенциал , который подготавливает к работе схему совпадени  4, а схема совпадени  П-НЕ 3 и 5 по выходам, подключенным к клемме устройства , низким уровнем потенциала выключаютс  из работы, при этом па их выходах устанавливаетс  высокий потенциал (см. фиг. 2д, е).
В момент поступлени  последующего тактового импульса па выходе 10 генератора 7, через схему 4, триггер 1 устанавливаетс  в исходное состо ние.
В последующие моменты времени при отсутствии на клемме 11 входных сигналов схема находитс  в исходном состо нии.
В случае совпадени  импульса помехи со в-торым тактовым импульсом (см. фиг. 2г) через схему 4 (см. фиг. 2л) устанавливаетс  в
исходное состо ние триггер 1 (см. фит. 2ж, и). После пропадани  импульса помехи к моменту поступлени  следующего первого тактового импульса, с помощью последнего через схему
совпадени  И-НЕ 3 (см. фиг. 2д) срабатывает триггер 1, на выходах 16 и 17 которого устанавливаетс  соответственно высокий и низкий уровни потенциалов. Следующий второй тактовый импульс через схему И-НЕ 5
(см. фиг. 2 в) подтверждает рабочее состо ние триггера 2 (см. фиг. 2к).
В случае, когда провал во входном сигнале до нулевого уровн  совпадает с первым тактовым импульсом (см. фиг. 2в), состо ние схемы устройства .не измен етс , так же, как и при наличии импульса помехи, совпадающего со вторым тактовым импульсом и имеющего место до поступлени  или после окончани  рабочего входного сигнала.
Таким образом, предлагаемое устройство обеспечивает надежную защиту от помех.
Предмет изобретени 
Формирователь импульсов, содержащий инвертор , подключенный к и-сточнику входного сигнала, и два триггера, входы одного из которых подключены через первые две схемы совпадени  к выходам другого, выходу инвертора и к источнику входного сигнала, а входы второго триггера через другие две схемы совпадени  подключены к выходу инвертора и к источнику входного сигнала, отличающийс   тем, что, с целью повышени  помехозащищенности, в него введен парафазный генератор импульсов, выходы которого соединены с дополнительными входами схем совпадени .
75 72
м
SU1739998A 1972-01-20 1972-01-20 Формирователь импульсов SU437203A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1739998A SU437203A1 (ru) 1972-01-20 1972-01-20 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1739998A SU437203A1 (ru) 1972-01-20 1972-01-20 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU437203A1 true SU437203A1 (ru) 1974-07-25

Family

ID=20500779

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1739998A SU437203A1 (ru) 1972-01-20 1972-01-20 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU437203A1 (ru)

Similar Documents

Publication Publication Date Title
SU437203A1 (ru) Формирователь импульсов
SU425337A1 (ru) Устройство для выделения одиночного импульсам\
SU1444931A2 (ru) Генератор импульсов
SU424310A1 (ru) Селектор импульсов
SU434583A1 (ru) Формирователь прямоугольных импульсов
SU1338023A1 (ru) Формирователь импульсов
SU444314A1 (ru) Многопозиционный компаратор частоты следовани импульсов
SU1451840A1 (ru) Устройство дл формировани импульсов
SU1190490A1 (ru) Формирователь импульсов
SU1653144A1 (ru) Формирователь импульсов
SU1283955A1 (ru) Формирователь одиночных импульсов
SU790193A1 (ru) Формирователь импульсов
SU501470A1 (ru) Устройство дл генерации одиночных импульсов
SU400015A1 (ru) Формирователь одиночных импульсов
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU1312743A1 (ru) Устройство дл декодировани кода Миллера
SU1213531A1 (ru) Устройство дл выделени одиночных импульсов
SU624357A1 (ru) Формирователь синхронизированных импульсов
SU783956A1 (ru) Устройство дл получени пачек импульсов
SU762150A1 (ru) Формирователь импульсов 1
SU1718368A1 (ru) Формирователь импульсов
SU362474A1 (ru) Устройство управления коммутатором
SU444317A1 (ru) Селектор минимальной длительности
SU1075396A1 (ru) Устройство дл защиты от импульсных помех
SU1091162A2 (ru) Блок приоритета