SU1075396A1 - Устройство дл защиты от импульсных помех - Google Patents
Устройство дл защиты от импульсных помех Download PDFInfo
- Publication number
- SU1075396A1 SU1075396A1 SU813317449A SU3317449A SU1075396A1 SU 1075396 A1 SU1075396 A1 SU 1075396A1 SU 813317449 A SU813317449 A SU 813317449A SU 3317449 A SU3317449 A SU 3317449A SU 1075396 A1 SU1075396 A1 SU 1075396A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- inputs
- flop
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ЗАВШОИ ОТ . ЮШУЛЬСНЫХ ПОМЕХ, содержащее элемент И, линию задержки, R-S-триггер, шины входных сигналов, отличающеес тем, что, с целью повышени помехозащищенности, в него введены п входных элементов ИЛИ, элемент И-НЕ, п выходных элементов И/ и элемент ИЛИ, входы которого подключены к п шинам входных сигналов и первым входам п входных элементов ИЛИ, а выход - к первому входу элемента И-НЕ, подключенного своим выхсщом к единичному входу R-S-триггера, нулевой вход которого соединен с вторымвходом элемента И-НЕ и вторым выходом линии задержки, пр мой выход R-S-триггера соединен с первым входом элемента И, а инверсный выход - с входом линии задержки, первый выход которой соединен с ВТОР1Л4 входом элемента И, выход которого подключен к вторам входам h выходных элементов И, при .выход и первый вход п элементов И подключены соответственно к второму входу и выходу п элементов ИЛИ.
Description
Ьп
:о со
СП Изобретение относитс к импульсной технике и может быть использовано , в частности, в аппаратуре приема информации дл защиты от импульсных помех. Известно устройство подавлени узкополосных .помех, содержащее последовательно соединенный фильтр, перемножитель и вычислитель, другой вход которого вл етс входом устройства Г1 . Однако это устройство вносит искажение в сигнал и имеет низкую эф|фективность работы, так как не обеспечи вает защиту от импульсных помех, длительность которых меньше длительности информационных сигналов. Наиболее близким к изобретению по технической сущности вл етс устройство дл защиты от импульсных помех, содержащее подключенный к шине входного сигнала вентиль управлени (эле мент и), к одному из входов управлени которого подключен выход R-S-триг гера блокировки, на другой вход управ лени которого поданы тактовые импул сы, а выход вентил управлени через линию задержки подключен к одному из входов выходного вентил , и последова тельно соединенные инвертор и вентил сброса, при этом информационный вход вентил управлени соединен с входом инвертора, выход которого подключен другому входу выходного вентил , на вход управлени которого поданы такто вые импульсы, а выход вентил сброс подключен к установочным входам элемента задержки и триггера блокировки к входу которого подключен дополнительный выход линии задержки 2 . Недостатком таких устройств вл етс низка помехозащищенность. Цель изобретени - повышение помехозащищенности . Поставленна цель достигаетс тем, что в устройство дл защиты от импульсных ncJMex, содержащее элемент И, линию задержки, R-S-триггер, шины входных сигналов, введены п входных элементов ИЛИ, элемент И-НЕ, п выходных элементов И и элемент ИЛИ, вхо ды которого подключены к п шинам входных сигналов и первым входам п входных элементов ИЛИ, а выход - к первому входу элемента И-НЕ, подключенного своим выходом к единичному входу R-S-триггера, нулевой вход которого соединен с вторым входом элемента И-НЕ и вторым выходом линии задержки пр мой выход F-S-триггера соединен с первым входом элемейта И, а инверсный выхбд - .с входом линии задержки, первый выход которой соединен с вторым входом элемента И, выход которого под ключен к вторым входам п выходных эле ментов И, при этом выход и первый вхо п элементов И подключены соответствен но к второму входу и выходу п элементов ИЛИ, На чертеже приведена принципиальна электрическа схема устройства дл защиты от импульсных помех. Устройство дл защиты от импульсных помех содержит п входных элементов ИЛИ l-lfln,n выходных элементов И 2-lj-2-n, элемент ИЛИ 3, элемент И-НЕ 4, R-S-триггер 5, линию 6 задержки и элемент И 7. Выходы п.входных элементов ИЛИ1-171-П подключены к первым входам п выходных элементов И 2-172-п , а выход элемента ИЛИ 3 через элемент И-НЕ 4, R-S-триггер 5, линию б задержки и элемент И 7 соединен с вторыми входами п выходных элементов И 2-1-72-П , выходы КОТО1ЯДХ соединены соответственно с первыми входами п входных элементов ИЛИ l-1-fl-n. Устройство дл защиты от импульсных помех работает следующим образом. В исходном состо нии при отсутствии информационных сигналов на всех первых входах каждого из входных элементов ИЛИ установлен низкий уровень, и на выходе каждого из них устанавливаетс также низкий уро (вень, который подаетс на первые вхо-. ды соотв етствующих выходных элементов И 2-1т2-п, вторые входы которых закрыты низким уровнем. Тот же низкий уровень подаетс с выхода элемента ИЛИ 3 на первый вход элемента И-НЕ 4, на второй вход которого и на нулевой вход R-S-триггера 5 подаетс через второй выход линии 6 задержки высокий уровень с нулевого выхода R-S-триггера 5. I В результате на выходе элемента И-НЕ 4 устанавливаетс высокий уровень, который и подаетс на единичный вход триггера 5. Низкий же уровень с единичного выхода R-S-триггера 5. подаетс на первый вход формирующего элемента И 7, на второй вход которого с первого выхода линии 6 задержки подаетс высокий уровень, поступающий с нулевого выхода R-S-триггера 5. В результате, низкий уровень с выхода элемента И 7 закрывает вторые входы выходных элементов И , Если же, при включении питани и при отсутствии информационных сигналов на первых |ходах входных элементов ИЛИ й-1т1-п R-S-триггер 5 окажетс ..в состо нии 1, то низкий уровень с его нулевого выхода через второй выход линии 6 задержки поступит на нулевой вход R-S-триггера 5 и установит его в исходное состо ние О, не изменив высокого уровн на выходе элемента И-НЕ 4, а значит и на единичном входе R-s-триггера 5, так как на первом входе элемента И-НЕ 4 поддерживаетс в исходном состо нии низкий уровень, подаваемый с выхода I элемента ИЛИ 3 при отсутствии входных информационных сигналов. Сигналы , подаваемые на каждый из п входных элементов ИЛИ 1т171 п разнесены по времени или синфазны, что определ етс спецификой интерфейсов вычислительных систем. Как только на первый вход одного из п входных элементов ИЛИ l-l-rl-n поступит информационный сигнал положительной пол рности с помехой в виде отраженного сигнала, следующего за информационным сигналом или в виде перекрестной помехи, то этот сигнал с выхода входного элемента ИЛИ 1-i поступит на первый вход соответствующего ему выходного элемента И 2-i и, кроме того, через элемент ИЛИ 3 вышеуказанный сигнал будет подан .на первый вход элемента И-НЕ 4, на второй вход которого подаетс в исходном состо нии с второго выхода линии б задержки высокий уровен от нулевого выхода R-s-триггера 5. В результате, на выходе элемента И-НБ 4 по витс сигнал отрицательной пол рности, который, будучи поданным на единичный вход R-s-триггера 5, установит его в состо ние итоге, на первом входе формирующего элемента И 7 по витс высокий уровен с единичного выхода R-s-триггера 5, а на втором входе формирующего элемента И 7 в течение времени, равного требуемой длительности инфО1 ационного сигнала, удерживаетс высокий уровень за счет задержки передачи ни кого уровн с нулевого выхода Rr-sтриггера 5 в линии 6 задержки. В результате совпгшени двух высоких уровней на входах формирующего элемента И 7, на его выходе по витс импульсный сигнал положительной пол рности, который подаетс на все вторые входы выходных элементов И 2-1т2-п. Если на первом входе выходного элемента И 2-i имеетс информационный импульсный сигнал положительной пол рности у которого и пределах нормы имеютс провалы напр жени , то в итоге на выходе соответствующего выходного И 2-i по витс импульс положительной пол рности , который, будучи поданным по цепи обратной св зи на второй вход соответствь ощего ему входного элемента ИЛИ 1-i, сформирует на выходе вьисодного элемента И 2- импульсный сигнал строго определенной длительности,бе разрывов и провалов напр жени . После окончани прохождени информационного сигнала че(ез выходной элемент И 2-i через врем , равное 0,5 где Тдад- минимальный период следовани информационных сигналов , на втором выходе линии б задержки по витс НИЗКИЙ потенциал, который установит R-S-трйггвр 5 и все элементы устройства в исходное состо ние , и через элемент И-НБ 4 заблокирует- на вторую половину периода времени равную 0,5 Т овторную устанойку R-s-триггера 5 в состо ние 1 от любых помех, которые могут по витьс на первом входе любого иа п входного элемента ИЛИ 1-1т1-п. Устройство позвол ет устранить вли ние псжех дл всех шин передачи сигнгиюв
/Т/
24/
fr2
Сп
/
IrV
М 5
1
Claims (1)
- УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ОТ ИМПУЛЬСНЫХ ПОМЕХ, содержащее элемент И, линию задержки, R-S-триггер, шины входных сигналов, отличающееся тем, что, с целью повышения помехозащищенности, в него введены η входных элементов ИЛИ, элемент И-НЕ, η выходных элементов И; и элемент ИЛИ, входы которого подключены к η шинам входных сигналов и первым входам η входных элементов ИЛИ, а выход - к первому входу элемента И-НЕ, подключенного своим выходом к единичному входу R-s-триггера, нулевой вход которого соединен с вторым'входом элемента И-НЕ и вторым выходом линии задержки, прямой выход R-S-триггера соединен с первым входом элемента И, а инверсный выход - с входом линии задержки, первый выход которой соединен с вторьш входом элемента И, выход которого подключен к вторым входам η выходных элементов И, при этом выход и первый вход п элементов И подключены соответственно к второму входу и выходу η элементов ИЛИ.1 1075396 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813317449A SU1075396A1 (ru) | 1981-07-10 | 1981-07-10 | Устройство дл защиты от импульсных помех |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813317449A SU1075396A1 (ru) | 1981-07-10 | 1981-07-10 | Устройство дл защиты от импульсных помех |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1075396A1 true SU1075396A1 (ru) | 1984-02-23 |
Family
ID=20969116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813317449A SU1075396A1 (ru) | 1981-07-10 | 1981-07-10 | Устройство дл защиты от импульсных помех |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1075396A1 (ru) |
-
1981
- 1981-07-10 SU SU813317449A patent/SU1075396A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент QIA 3979684, кл.328-167, 1976, 2. Авторское свидетельство СССР 652711, кл. Н 04 L 1/00, 22,08.77 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1075396A1 (ru) | Устройство дл защиты от импульсных помех | |
SU425337A1 (ru) | Устройство для выделения одиночного импульсам\ | |
SU855964A2 (ru) | Формирователь импульсов | |
SU1491308A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
SU597091A1 (ru) | Многоцепное реле времени | |
SU1069138A1 (ru) | Триггерное устройство | |
SU1444931A2 (ru) | Генератор импульсов | |
SU940309A1 (ru) | Т-триггер | |
SU1675885A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU741436A1 (ru) | Устройство подавлени помех | |
SU1290516A1 (ru) | Синхронный делитель частоты | |
SU1213534A1 (ru) | Устройство допускового контрол | |
SU1239843A1 (ru) | Устройство дл преобразовани серии импульсов | |
SU839067A1 (ru) | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи | |
SU1422363A1 (ru) | Цифрова регулируема лини задержки | |
SU1078606A1 (ru) | Устройство дл сравнени периода следовани импульсов с заданной нормой | |
SU1406790A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU646466A1 (ru) | Формирователь видеоимпульсов | |
SU748841A1 (ru) | Устройство дл синхронизации импульсов | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU1125737A1 (ru) | Двухканальный формирователь однополосного сигнала | |
SU1690182A1 (ru) | Адаптивный умножитель частоты следовани импульсов | |
SU668540A1 (ru) | Формирователь импульсов | |
SU1265981A1 (ru) | Устройство дл выделени импульсов |