SU409353A1 - Устройство для синхронизации импульсов - Google Patents
Устройство для синхронизации импульсовInfo
- Publication number
- SU409353A1 SU409353A1 SU1724309A SU1724309A SU409353A1 SU 409353 A1 SU409353 A1 SU 409353A1 SU 1724309 A SU1724309 A SU 1724309A SU 1724309 A SU1724309 A SU 1724309A SU 409353 A1 SU409353 A1 SU 409353A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- output
- pulses
- circuit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к области импульсной техники и может использоватьс дл синхронизации цифровых устройств и дл контрол аппаратуры.
Известно устройство дл синхронизации импульсов , содержащее триггер, подсоединенный одним входом к источнику входных импульсов , а другим через каскад задержки к выходу устройства, и комбинационную логическую схему, включенную между выходом триггера и выходом устройства.
Однако при работе таких устройств на выходе устройства по вл ютс паразитные выборы с частотой следовани синхронизирующих импульсов.
Целью изобретени вл етс повыщение надежности устройства.
Это достигаетс тем, что в предлагаемом устройстве комбинационна логическа схема выполнена в виде синхронизированного триггера , состо щего из последовательно соединенных двухвходовой схемы совпадени и триггера со счетным входом. Выход схемы совпадени , подсоединенной одним из входов к источнику синхронизирующих импульсов, подключен к счетному входу триггера.
На чертеже приведена блок-схема предлагаемого устройства дл синхронизации импульсов .
Оно содержит триггер 1, подсоединенный
входом 2 к источнику входных импульсов, а входом 3 через каскад 4 задержки к выходу 5 устройства, и комбинационную логическую схему 6, выполненную в виде синхронизированного триггера, состо щего из последовательно соединенных двухвходовой схемы 7 совпадени и триггера 8 со счетным входом. Комбинационна логическа схема 6 включена между выходом 9 триггера 1 и выходом 5
устройства. Выход схемы совпадени , подсоединенной входом 10 к источнику синхронизирующих импульсов, подключен к счетному входу триггера 8. Устройство работает следующим образом.
В исходном состо нии триггер 1 находитс в состо нии «О, на выходе 9 триггера также нулевой потенциал, который поступает на вход схемы 7 совпадени . Независимо от потенциала на входе 10 схемы совпадени на ее выходе
поддерживаетс нулевой потенциал. Триггер 8 со счетным входом находитс в исходном состо нии, и на выходе 5 устройства сигнал отсутствует.
При поступлении на вход 2 триггера 1 входного импульса последний опрокидываетс , и «1 с выхода 9 триггера поступает на вход схемы 7 совпадени . Поступивщий вслед за этим на вход 10 импульс синхронизации проходит через схему совпадени , поступает на
счетный вход триггера 8 и опрокидывает его.
Следующий синхронизирующий импульс, поступивший на вход 10, проходит через схему совпадени и возвращает триггер 8 в первоначальное состо ние. Этот же импульс с выхода триггера 8 проходит на выход 5 устройства и на вход каскада 4 задержки. Задержанный импульс поступает на вход 3 триггера 1 и возвращает его в исходное состо ние.
При работе устройства возможны случаи перекрыти импульсов па входах 2 и 10 в любых комбинаци х. Разрешающий прохождение синхронизирующих импульсов потенциал с триггера 1 и синхронизирующий импульс с входа 10 могут перекрытьс произвольным образом. В результате первый прошедший через схему 7 совпадени синхронизирующий импульс может быть поврежден (укорочен). Однако этот импульс не вл етс выходным и служит лишь дл опрокидывани триггера 8. Если длительность поврежденного импульса на выходе схемы 7 совпадени достаточна дл срабатывани триггера 8, последний перебрасываетс . Следующий синхронизирующий импульс возвращает триггер 8 в исходное состо ние , поступает на выход 5 устройства и через каскад 4 задержки на вход триггера 1, возвраща его в исходное состо ние.
Если с выхода схемы совпадени снимаетс первый синхронизирующий импульс, настолько укороченный, что он не в состо нии перебросить триггер 8, то триггер переброситс вторым синхронизирующим импульсом, а третий синхронизирующий импульс поступит на выход 5.
Предмет изобретени
Claims (2)
1. Устройство дл синхронизации импульсов , содержащее триггер, подсоединенный одним входом к источнику входных импульсов, а другим через каскад задержки к выходу устройства , и комбинационную логическую схему,
подключенную между выходом триггера и выходом устройства, отличающеес тем, что, с целью повышени надежности, в нем комбинационна логическа схема выполнена в виде синхронизированного триггера.
2. Устройство по п. 1, отличающеес тем, что синхронизированный триггер содержит последовательно соединенные двухвходовую схему совпадени и триггер со счетным входом, при этом выход схемы совпадени ,
подсоединенной одним из входов к источнику синхронизирующих импульсов, подключен к счетному входу триггера.
8
L10
.I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1724309A SU409353A1 (ru) | 1971-12-13 | 1971-12-13 | Устройство для синхронизации импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1724309A SU409353A1 (ru) | 1971-12-13 | 1971-12-13 | Устройство для синхронизации импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU409353A1 true SU409353A1 (ru) | 1973-11-30 |
Family
ID=20496022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1724309A SU409353A1 (ru) | 1971-12-13 | 1971-12-13 | Устройство для синхронизации импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU409353A1 (ru) |
-
1971
- 1971-12-13 SU SU1724309A patent/SU409353A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4412342A (en) | Clock synchronization system | |
US3504200A (en) | Synchronizing circuit | |
SU409353A1 (ru) | Устройство для синхронизации импульсов | |
GB1366472A (en) | Phasesynchronising device | |
US3371282A (en) | Plural, modified ring counters wherein each succeeding counter advances one stage upon completion of one cycle of preceding counter | |
US3184612A (en) | Pulse-generating counter with successive stages comprising blocking oscillator and "and" gate forming closed and open loops | |
US2835801A (en) | Asynchronous-to-synchronous conversion device | |
US3576497A (en) | Coincidence detector and separator for a counter | |
SU478429A1 (ru) | Устройство синхронизации | |
SU448585A1 (ru) | Устройство дл синхронихации импульсов | |
SU481128A1 (ru) | Селектор импульсов | |
SU434581A1 (ru) | Устройство синхронизации импульсов | |
SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
SU798773A2 (ru) | Устройство дл формировани временныхиНТЕРВАлОВ | |
GB1153386A (en) | Improvements in Electrical Pulse Decoders. | |
SU439911A1 (ru) | Устройство дл синхронизации импульсов | |
SU1125737A1 (ru) | Двухканальный формирователь однополосного сигнала | |
SU363112A1 (ru) | ВСЕСОЮЗНАЯ j T:H'i.c-:;X';:rr-HAfi | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
SU436341A1 (ru) | Устройство для синхронизации двух команд | |
SU463978A1 (ru) | Многоканальный дискретный коррел тор | |
SU471582A1 (ru) | Устройство дл синхронизации импульсов | |
SU966911A1 (ru) | Устройство формировани импульсной функции равнозначности | |
SU422090A1 (ru) | Селектор импульсной последовательности | |
SU579698A1 (ru) | Дискретный интегратор |