SU486462A1 - Устройство управлени серией импульсов - Google Patents
Устройство управлени серией импульсовInfo
- Publication number
- SU486462A1 SU486462A1 SU1950029A SU1950029A SU486462A1 SU 486462 A1 SU486462 A1 SU 486462A1 SU 1950029 A SU1950029 A SU 1950029A SU 1950029 A SU1950029 A SU 1950029A SU 486462 A1 SU486462 A1 SU 486462A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- elements
- control signal
- series
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники и может быть применено, например, в формировател х пачки целогО числа импульсов.
Известно устройство управлени серией импульсов, содержащее источник управл ющего сигнала, генератор серии импульсов, элемент «НЕ и три элемента «И-НЕ.
Целью изобретени вл етс исключение искажений первого и последнего импульсов в серии, а также - повыщение надежности работы при больщом разбросе времени переключени элементов.
Указанна цель достигаетс за счет того, что выход генератора серии импульсов соединен с ВХОДОМ элемента «НЕ и одним из входов третьего элемента «И-НЕ, .выход элемента «НЕ соединен с одним из входов первого элемента «И-НЕ, второй вход которого соединен с выходом источника управл ющего сигнала, выход первого элемента «И-НЕ соединен с одним из входов второго элемента «И-НЕ, второй вход которого соединен с выходом третьего элемента «И- НЕ, а выход второго элемента «И-НЕ соединен с другим входом третьего элемента «И-НЕ. Кроме того, между выходом второго элемента «И-НЕ и входом третьего элемента «И-НЕ включены элементы задержки .
На фиг. 1 представлена блок-схема устройства управлени серией импу.тьсов, а на фиг. 2 - временные диаграммы работы устройства .
Устройство управлени серией импульсов состоит из источника 1 управл ющего сигнала , генератора 2 серии импульсов, элемента «НЕ 3, трех элементов «И-НЕ 4, 5, 6 и элемента 7 задержки.
Устройство работает следующим образом.
При отсутствии управл ющего сигнала
(Ьупр О согласно фиг. 2) схема находитс
в исходном состо нии, при котором элементы
4, 6 выключены, элемент 5 включен. Элемент
4 выключен логическим нулем на щине управлени (Супр 0), а триггер, образованный элементами 5, 6, установлен в указанное состо ние импульсами генератора сер:ии.
При поступлении упр авл ющего сигнала от источника 1 управл ющего сигнала в .момент формировани положительного импульса на входе схемы элемент 4 остаетс выключен логическим нулем с выхода элемента
«НЕ 3. Исходное положение схемы не измен етс н импулъс на выходе отсутствует.
Таким образом, исключаетс искажение первого импульса в пачке при поступлении управл ющего сигнала в мо.мент формировани импульса на входе схемы.
П|ри поступлении упр авл ющего сигнала от источника 1 управл ющего сигнала в MOiмент , когда импульсы па входе схемы отсутствует (), элемент 4 в,ключаетс и выключает элемент 5, разрыва тритгерную св зь. Элеме т 6 также выключен сигналом
.
П-рИ поступлении положительного импульса от генератора 2 серии импульсов элемент включаетс , па выходе схемы формируетс отрицательный импульс, подтверждающий вы,ключенное состо ние элемента 5. На выходе элемента 3 устанавливаетс логическа единица, котора в данный момент не вли ет на состо ние триггера, образованного элементами 5, 6.
Таким образом, на выходе формируетс сери импульсов.
Дл надежной работы схемы достаточно, чтобы врем включени элемента 6 было меньше суммы времен включени элементов 3, 5 и выключени элемента 4, что практически всегда выполн етс дл одной серии логи ческих элементов. При необходимости, данное условие может быть усилено путем включени элемента задержки между входом элемента 6 и выходом элемента 5. Врем задержки элемента задержки должно быть минимальньш . П(ри окончании управл ющего сигнала в момент формировани выходного Импульса, импульс «а выходе продолжает формироватьс , так как в данный момент со сто ние триггера, образованного элементами 5, 6, не зависит от значени сигнала на выходе элемента 4. По окончании формироваии имшульса на выходе элемент 6 выключаетс , элемент 5 под воздействием двух единиц на его входах включаетс , и вс схема приходит в исходное состо ние.
Следует отметить, что длительность первого и последнего импульса в п-ачке может уменьшатьс на врем , равное сумме времен включени элементов 3, 5 выключени элемента 4 и задержки в элементе задержки (при его включении в схему), что сравнимо с величиной изменени длительности импульсое , вызванной разбросом и нестабильностью времени переключени элементов и поэтому практически не вли ет на характеристики устройства.
Предмет изобретени
Claims (2)
1.Устройство управлени серией импульсов , содержащее источник управл ющего сигнала, генер атор серии импульсов, элемент «НЕ и три элемента «И-НЕ, отличающеес теМ|, что, с целью исключени искажений первого и последнего и МПульсов в серии , выход генератора серии импульсов соединен с входом элемента «НЕ и одним из входов третьего элемента «Н-НЕ, выход элемента «НЕ соединен с одним из входов первого элемента «И-НЕ, второй вход которого соединен с выходом источника уцравл ющето сигнала, выход первого элемента «И-НЕ соединен с одним из входов второ.го элемента «И-НЕ, второй вход которого соединен с выходом третьего элемента «И- НЕ, а выход второго элемента «И-НЕ соединен с другим входом третьего элемента «И-НЕ.
2.Устройство по п. 1, о т л и ч а ющ тем, что, с целью повышени надежности работы при большом разбросе времени переключени элементов, между выходом второго элемента «И-НЕ и входом третьего элемента «И-НЕ включены элементы задержки .
Uynp i
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1950029A SU486462A1 (ru) | 1973-07-26 | 1973-07-26 | Устройство управлени серией импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1950029A SU486462A1 (ru) | 1973-07-26 | 1973-07-26 | Устройство управлени серией импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU486462A1 true SU486462A1 (ru) | 1975-09-30 |
Family
ID=20561783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1950029A SU486462A1 (ru) | 1973-07-26 | 1973-07-26 | Устройство управлени серией импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU486462A1 (ru) |
-
1973
- 1973-07-26 SU SU1950029A patent/SU486462A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU486462A1 (ru) | Устройство управлени серией импульсов | |
US4282488A (en) | Noise eliminator circuit | |
SU1443154A1 (ru) | Устройство дл контрол импульсов | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU1218457A1 (ru) | Устройство дл сравнени импульсных сигналов | |
SU1434558A1 (ru) | Регенератор цифрового сигнала | |
SU1370751A1 (ru) | Формирователь импульсов | |
SU1491308A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
SU1361558A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU591807A1 (ru) | Устройство дл фиксации временного положени сигнальных импульсов | |
SU561952A1 (ru) | Пневматическое импульсное устройство | |
SU1050102A1 (ru) | Формирователь импульсов | |
SU1422363A1 (ru) | Цифрова регулируема лини задержки | |
SU1601755A1 (ru) | Регенератор цифрового сигнала | |
RU1837387C (ru) | Формирователь импульсов (его варианты) | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU1411947A1 (ru) | Формирователь импульсов | |
SU1714630A1 (ru) | Устройство дл формировани тестовых воздействий | |
SU1091162A2 (ru) | Блок приоритета | |
SU1370750A1 (ru) | Устройство тактовой синхронизации | |
SU1050120A1 (ru) | Счетный триггер | |
SU444314A1 (ru) | Многопозиционный компаратор частоты следовани импульсов | |
SU517162A1 (ru) | Элемент пам ти с трем устойчивыми состо ни ми | |
SU1124444A1 (ru) | Входное телеграфное устройство | |
SU509993A1 (ru) | Автоматический переключатель |