SU1508210A1 - Арифметическое счетное устройство - Google Patents

Арифметическое счетное устройство Download PDF

Info

Publication number
SU1508210A1
SU1508210A1 SU884369528A SU4369528A SU1508210A1 SU 1508210 A1 SU1508210 A1 SU 1508210A1 SU 884369528 A SU884369528 A SU 884369528A SU 4369528 A SU4369528 A SU 4369528A SU 1508210 A1 SU1508210 A1 SU 1508210A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
decade
inputs
binary
Prior art date
Application number
SU884369528A
Other languages
English (en)
Inventor
Андрей Вячеславович Библиев
Иван Борисович Андронников
Игорь Георгиевич Кудзин
Original Assignee
Предприятие П/Я А-1882
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1882 filed Critical Предприятие П/Я А-1882
Priority to SU884369528A priority Critical patent/SU1508210A1/ru
Application granted granted Critical
Publication of SU1508210A1 publication Critical patent/SU1508210A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах цифровой обработки информации в двоично-дес тичной системе счислени . Цель изобретени  - повышение быстродействи  арифметических операций. Арифметическое счетное устройство содержит распределитель 1 тактовых импульсов и N декад, кажда  из которых включает в себ  программируемый счетчик 2, двоично-дес тичный реверсивный счетчик 3, блок 4 пропускани  импульсов, элемент И 5 и элемент И 6, соединенные между собой функционально. Подекадное выполнение арифметических операций с учетом значений сигналов переноса из предыдущих декад позвол ет существенно повысить быстродействие арифметического счетного устройства. 4 ил.

Description

I I I
Гг I
12
tpue.i
: 31508
Изобретение относитс  к вычислительной технике и может быть, использовано в устройствах цифровой обра- ботки информации в двоично-дес тич- иой системе счислени , ,
Цель изобретени  - повышение быстродействи  арифметических операций.
На фиг.1 представлена функциональна  схема арифметического счетного устройства; на - временные диаграммы его работы; на фиг.З - функциональна  схема блока пропускани  импульсов; на фиг,4 - временные диаграммы работы блока пропускани  им- пульсов.
Арифметическое счетное устройство содержит распределитель 1 тактовых импульсов и п декад, кажда  из которых включает в себ  программируемый счетчик 2, двоично-дес тичный реверсивный счетчик 3, блок 4 пропускани  импульсов, элемент И 5 и элемент ИЛИ 6, соединенные между собой функционально .Блок 4 пропускани  импульсов образуют первьм и второй триггеры 7 . и 8 и элемент И-НЕ 9, соединенные меж между собой функционально.
Арифметическое счетное устройство работает следующим образом.
Перед началом выполнени  арифметической операции по стартовому сигналу (не показан) происходит запись ко- да одной декады первого слагаемого Xj в программируемый счетчик 2, запись кода одной декады второго слагаемого Y в двоично-дес тичный реверсивный счетчик 3, а также начальна  установка программируемого счетчика 2, необходима  дл  его работы в однократном режиме
Импульсы Т1 (фиг,26, фиг.46) с первого вькода распределител  1 им- пульсов одновременно поступают на счетный вход программируемого счетчика 2 и через открытый элемент И 5 и элемент ИЛИ 6 .на счетный вход двоично-дес тичного реверсивного счетчика 3, После прохождени  числа импульсов, численно равного коду одной декады первого слагаемого Х- , на выходе программируемого счетчика 2 формируетс  сигнал Р (фиг.2г), под действием кото рого элемент И 5 закрываетс  и прохождение импульсов Т1 на счетный.вход двоично-дес тичного реверсивного счетчика 3 прекращаетс  (фиг.2д). При это
этом на выходе двоично-дес тичного счетчика 3 оказьшаетс  сформированным результат выполненной арифметической операций ±Х ; (в зависимости от выбранной арифметической функции Сложение/вычитание),
Блок 4 пропускани  импульсов отслеживает по вление сигнала переноса Р (фиг.2е, фиг.4г) из предыдущей декады арифметического счетного устройства и при его наличии из последовательности импульсов Т2 (фиг,2в, фиг,4в) формирует импульс (фиг)2ж, фиг,4з), поступающий через элемент ИЛИ 6 на счетный вход двоично-дес тичного реверсивного счетчика 3 (фиг,2з), который осуществл ет сложение (вычитание) его с ранее вычисленным результатом.
Таким образом, двоично-дес тичный реверсивный счетчик 3 осуществл ет сложение (вычитание) ранее записанного в него кода Yj одной декады второго слагаемого с числом импульсов (фиг,2з), поступающих на его счетный вход и численно равных сумме сигналов соответствующих коду X одной декады первогЪ слагаемого (фиг.2д),и сигнала переноса Fj из предшествующей декады (фиг,2ж, фиг,4з), т.е, на выходе двоично-дес тичного реверсивного счетчика 3 оказываетс  сформированным результат одной декады вьтолненной ариф {
метической операции Sj Y ±X;±P- ,
Блок 4 пропускани  импульсов (фиг,3) работает след ующим образом.
По сигналу переноса Р;--,| (фиг,2е, фиг.4г) из предыдущей декады арифметического счетного устройства происходит обнуление триггера 8 /фиг,4д), выходной сигнал которого разрешает работу триггера 7, -Далее по положительному перепаду уровн  напр жени  Р,) (фиг.2е, фиг.4г) происходит установка в 1 триггера 7,
, Элемент И-НЕ 9 при совпадении сигнала Т2 (фиг.2в, фиг,4в) и сигнала с выхода триггера 7 формирует выходной сигнал блока 4 пропускани  импульсов, По срезу этого сигнала триггер 8 устанавливаетс  в единичное состо ние, блокиру  триггер 7,
По поступлении на вход блока 4 пропускани  импульсов очередного сигнала переноса Р., из предыдущей декады устройства его работа пов- тод етс ,
150
Таким образом, введение в ариф- метическое счетное устройство блока пропускани  одиночных импульсов, блока сложени  и распределител  импульсов позвол ет проводить подекадное выполнение арифметических операций в двоично-дес тичной системе счислени  с учетом значений сигналов переноса из предыдущих декад, что при числе двоично-дес тичных декад более трех дает возможность существенно повысить быстродействие арифметического счетного устройства, работающего в двоично-дес тичной системе счисле- ни .

Claims (1)

  1. Формула изобретени 
    1, Арифметическое счетное устрой-- ство, содержащее вход тактовой частоты и п декад , где п - число декад входной информации, кажда  из которых состоит из программируемого счетчика, установочные входы которого соединены соответственно с информационными входами i-й декады первого слагаемого устройства, где ,2,3,...,п, выход переноса программируемого счетчика соединен с первым входом элемента И, второй.вход которого соединен с счетным входом программируемого счетчика, и двоично-дес тичного реверсивного счетчика, установочные входы которого соединены соответственно с информационными входами i-й декады второго слагаемого устройства, а разр дные выходы двоично-дес тичного реверсивного счетчика  вл ютс  информационными входами i-й декады устройства, отличающеес 
    5
    0
    0
    О6
    тем, что, с целью повышени  быстродействи  вьтолнени  арифметических операций, в устройство введен распределитель тактовых импульсов, а в каждую из п декад устройства введены блок пропускани  импульсов и элемент ИЛИ, причем выходы блока пропускани  импульсов и элемента И соединены с . входами элемента lUlPi, выход которого соединен со: счетным входом двоично-дес тичного реверсивного счетчика, управл ющий вход блока пропускани  и импульсов i-й декады соединен с выходом переноса двоично-дес тичного реверсивного счетчика (i-l)-й декады, вход тактовых импульсов устройства соединен с входом распределител  импульсов , первый выход которого соединен с вторыми входами элементов И, а второй выход распределител  импульсов соединен с информационными входами блоков пропускани  импульсов в каждой из п декад .устройства.
    2, Устройство по п, 1, о т л и - чающеес  тем, что блок пропускани  импульсов содержит первый и второй триггеры и элемент К-НЕ, причем тактовый вход первого триггера соединен с входом установки в О второго триггера и  вл етс  управл ющим входом блока, выход перво1-о триггера соединен с первым входом эле- элемента , второй вход которого  вл етс  информационным входом блока , выход элемента И-НЕ соединен с выходом блока, и с тактовым входом i второго триггера, -выход которого сое- Q динен с входом установки в О первого триггера.
    5
    0
    5
    О JOTTJlJnjnjnJlJlJTJnj-LrLrL
    ж
    JT
    ,
    t-.2
    R
    o-
    nJTJTJnJ TinJTJlJl- .
    12
    П
    Л.
    5
    n
    r
    n
    //
    n
    6)
    IT
    n
    ж)
    3)
    Составитель Б.Гусев Редактор А.Огар Техред Л.Олийнык Корректор Н.Борисова
    Заказ 5541/50 Тираж 668Подписное
    ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    h
    .
    -
    Фиг.З
    r
    n
    //
    n
    nTL
    FL
    и
    n
    игЛ
SU884369528A 1988-01-26 1988-01-26 Арифметическое счетное устройство SU1508210A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884369528A SU1508210A1 (ru) 1988-01-26 1988-01-26 Арифметическое счетное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884369528A SU1508210A1 (ru) 1988-01-26 1988-01-26 Арифметическое счетное устройство

Publications (1)

Publication Number Publication Date
SU1508210A1 true SU1508210A1 (ru) 1989-09-15

Family

ID=21352051

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884369528A SU1508210A1 (ru) 1988-01-26 1988-01-26 Арифметическое счетное устройство

Country Status (1)

Country Link
SU (1) SU1508210A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Титце У., Шенк К. Полупроводникова схемотехника. М.: Мир, 1982, с. 334. Ланцов А,Л. и др. Цифровые устройства на комплементарных МДП интегральных микросхемах М.: Радио и св зь, 1983, с. 223-224, рис.7.20, *

Similar Documents

Publication Publication Date Title
SU1508210A1 (ru) Арифметическое счетное устройство
SU406226A1 (ru) Сдвигающий регистр
SU758498A1 (ru) Формирователь длительности импульсов
SU1068920A1 (ru) Генератор функций Уолша
SU1430946A1 (ru) Цифровой генератор периодических функций
SU1290517A1 (ru) Счетное устройство
SU1265971A1 (ru) Устройство дл формировани пачек импульсов
SU400012A1 (ru) УСТРОЙСТВО дл ГЕНЕРАЦИИ ПАЧЕК ИМПУЛЬСОВ
SU1322273A1 (ru) Квадратор
SU387524A1 (ru) Распределитель импульсов
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
SU1291968A1 (ru) Накапливающий сумматор
SU890393A1 (ru) Сумматор по модулю три
SU1531086A1 (ru) Арифметико-логическое устройство
RU1775854C (ru) Управл емый делитель частоты следовани импульсов
SU1264165A1 (ru) Накапливающий сумматор
SU1338023A1 (ru) Формирователь импульсов
SU1282315A1 (ru) Устройство дл формировани импульсных последовательностей
SU1076950A1 (ru) Регистр сдвига
SU1522188A1 (ru) Устройство дл ввода информации
SU1264321A1 (ru) Устройство дл контрол последовательности импульсов
SU1051727A1 (ru) Устройство дл контрол работоспособности счетчика
SU997024A1 (ru) Устройство дл ввода информации
SU1283973A1 (ru) Преобразователь аналог-временной интервал с двойным интегрированием
SU1709530A1 (ru) Преобразователь код-частота