SU1076950A1 - Регистр сдвига - Google Patents

Регистр сдвига Download PDF

Info

Publication number
SU1076950A1
SU1076950A1 SU772523278D SU2523278D SU1076950A1 SU 1076950 A1 SU1076950 A1 SU 1076950A1 SU 772523278 D SU772523278 D SU 772523278D SU 2523278 D SU2523278 D SU 2523278D SU 1076950 A1 SU1076950 A1 SU 1076950A1
Authority
SU
USSR - Soviet Union
Prior art keywords
shift register
bits
bit
additional
flip
Prior art date
Application number
SU772523278D
Other languages
English (en)
Inventor
Анатолий Иванович Кулешов
Юрий Сергеевич Крылов
Илья Маркович ЛАЗЕР
Валерий Антонович Шубарев
Original Assignee
Предприятие П/Я А-7438
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7438 filed Critical Предприятие П/Я А-7438
Application granted granted Critical
Publication of SU1076950A1 publication Critical patent/SU1076950A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

РЕГИСТР СДВИГА, содержащий в каждом разр де JK-триггер, причем Свходы JK-триггеров первой и второй группы разр дов соответственно соединены с выходами первого и второго формирователей тактовых импульсов, отличающийс  тем, что, с целью упрощени  регистра сдвига, в нем выход первого формировател  тактовых импульсов соединен с дополнительными J- и К-входами первого JK-триггера второй группы разр дов.

Description

(n-t-1) patpiiS
i
о
О5
ее ел
Фиг. 1 Изобретение относитс  к цифровой вычислительной технике и дискретной автоматике на интегральных схемах. Одной из важнейших задач построени  узлов цифровой вычислительной техники и дискретной автоматики на основе потенциальных логических элементов и универсальных триггеров  вл етс  обеспечение функциональной надежности. Устройство будет функционально надежным, если оно не содержит опасных сост заний. Условием исключени  опасных сост заний в регистрах сдвига  вл етс  обеспечение тактировани  всех разр дов от одного источника тактовых импульсов. В практике современного проектировани  цифровых устройств прин то ступенчатое построение генератора тактовых импульсов, при котором обеспечение необходимой нагрузочной способности генератора тактовых импульсов осуществл етс  путем ступенчатого размножени  тактовых импульсов на микросхемах той же серии, на которой построено все цифровое устройство 1 .Однако при таком методе каждый отдельный выходной формирователь тактовых импульсов имеет ограниченную нагрузочную способность. Поскольку в практике построени  цифровых устройств используютс  регистры сдвига со значительным числом разр дов (24, 48, 64, 128), то выполнить услови  отсутстви  опасных сост заний без дополнительного оборудовани  невозможно. Наиболее близким к предлагаемому  вл етс  регистр сдвига, в котором эта проблема решена с помощью дополнительного RS-триггера. Однако этот регистр сдвига построен на элементах И-НЕ (ИЛИ--НЕ), образую щих Т-триггер, в котором дл  работы дополнительного RS-триггера используетс  специфическа  информаци , вырабатываема  внутри разр да. .. В насто щее врем  весьма актуальной задачеи  вл етс  построение регистров с ЕВига на основе универсальных JK-триггеров . Дл  обеспечени  функциональной надежности регистров сдвига на основе JK-триггеров возможно использовать дополнительный RS-триггер. Использование дополнительного состава с борудоваки  дл  обеспечени  функциональной надежности можно признать недостать:ом прототипа, поскольку задача минимизации состава цифровых устройств  вл етс  весьма актуальной. Цель изобретени  - упрощение регист ра сдвига. Поставленна  цель достигаетс  тем, что в регистре сдвига, содержащем в каждом разр де JK-триггеры, причем С-входы JKтриггеров первый и второй группы разр дов соответственно соединены с вых(}дами первого и второго формирователей тактовых импульсов, выход первого формировател  тактовых импульсов соединен с дополнительными J и К входами первого JKтриггера второй группы разр дов. На фиг. 1 приведена функциональна  схема предлагаемого регистра сдвига; на фиг. 2 - временна  диаграмма устройства. Регистр содержит первую группу п разр дов и вторую группу (п -f m) разр дов. Каждый разр д выполнен на JK-триггере 1. Регистр сдвига также содержит формирователи 2 и 3 тактовых импульсов. Работа регистра сдвига рассмотрена на примере использовани  JK-триггеров с позитивной входной логикой и негативным управлением по тактовым импульсам. Пусть разброс времени задержки срабатывани  формирователей 2 и 3 (фиг. 2) определ етс  временным сдвигом (tj - i) (,) (te-ts). В момент t n-й разр д воспринимает входную информацию и измен ет свое состо ние . Одновременно с этим на дополнительные J и К входы (п + )-го разр да поступает сигнал логического нул  с выхода формировател  2, поэтому изменение состо ний выходов п-го разр да не может быть восприн то (п -f 1)-м разр дом. Начина  с момента tj(n-4- 1)-й разр д восприкимает новое состо ние выходов п-го разр да.В момент + 1)-й разр д начинает воспринимать информацию, поступающую на его J и К входы с выхода п-го разр да. С момента tj В п-м и (п + 1)-м разр дах идут процессы, аналогичные переходам в момент tj. С тсутствие соединени  выхода формировател  2 с дополнительными J и К ходами (n-j-l)-ro разр да привело бы к тому, что, например, в момент {- состо нне логической единицы с выхода п-го разр да распространилось бы на выход ( п + 1)-го разр да. Следовательно, за врем  действи  одного такта информаци  распространилась бы на два разр да регистра, т. е. произошел бы сбой, определ емый наличием опасных сост заний. Сдвиг сигналов на выходах формирователей 2 и 3, при котором { ti не  вл етс  опасным, так как при этом условии сигнала происход т переключени  в последующем разр де , а потом в предыдущем. Поэтому к моменту , когда на J и К входах (п -f 1)-го разр да начнетс  изменение состо ни , эти входы будут отключены .тактовым импульсом с выхода формировател  3. Таким образом пред-.ьзгае.:-,;: регистр сдвига упрощаетс  по сравнению с и вестным , так как не требует при, своей реализацин дополнительного оборудоваки  при тактировании его от нескольких формирователей ГТИ.
П fi«
.
4
Puz.2.

Claims (1)

  1. РЕГИСТР СДВИГА, содержащий в каждом разряде JK-триггер, причем Свходы JK-триггеров первой и второй группы разрядов соответственно соединены с выходами первого и второго формирователей тактовых импульсов, отличающийся тем, что, с целью упрощения регистра сдвига, в нем выход первого формирователя тактовых импульсов соединен с дополнительными J- и К-входами первого JK-триггера второй группы разрядов.
    Фиг. 1
SU772523278D 1977-09-05 1977-09-05 Регистр сдвига SU1076950A1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772523278A SU750566A1 (ru) 1977-09-05 1977-09-05 Регистр сдвига

Publications (1)

Publication Number Publication Date
SU1076950A1 true SU1076950A1 (ru) 1984-02-29

Family

ID=20724447

Family Applications (2)

Application Number Title Priority Date Filing Date
SU772523278A SU750566A1 (ru) 1977-09-05 1977-09-05 Регистр сдвига
SU772523278D SU1076950A1 (ru) 1977-09-05 1977-09-05 Регистр сдвига

Family Applications Before (1)

Application Number Title Priority Date Filing Date
SU772523278A SU750566A1 (ru) 1977-09-05 1977-09-05 Регистр сдвига

Country Status (1)

Country Link
SU (2) SU750566A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Потемкин И. С. «Функциональные узлы на потенциальных элементах, М., «Энерги , 1976, с. 93-96, рис. 63.2. Авторское свидетельство СССР № 432602, кл. G И С 19/00, 1972 (прототип); *

Also Published As

Publication number Publication date
SU750566A1 (ru) 1980-07-23

Similar Documents

Publication Publication Date Title
SU1076950A1 (ru) Регистр сдвига
SU544121A1 (ru) Устройство контрол импульсных последовательностей
SU1291985A1 (ru) Устройство дл контрол распределител импульсов
SU1264165A1 (ru) Накапливающий сумматор
SU738177A1 (ru) Счетчик на кольцевом регистре
SU1693598A2 (ru) Устройство дл ввода информации
SU1462282A1 (ru) Устройство дл генерировани синхроимпульсов
SU473304A1 (ru) Логический интегратор
SU1180871A1 (ru) Генератор функций Уолша
RU2007861C1 (ru) Реверсивный двоичный счетчик
SU560222A1 (ru) Устройство дл преобразовани двоичного кода в код гре и обратно
SU684710A1 (ru) Фазоимпульсный преобразователь
RU1791833C (ru) Устройство дл выделени элементов изображени подвижных объектов
SU1525885A1 (ru) Формирователь импульсов
SU1112557A1 (ru) Коммутатор каналов с переменным циклом работы
SU902074A1 (ru) Кольцевой сдвигающий регистр
SU680172A1 (ru) Распределитель импульсов
SU1180896A1 (ru) Сигнатурный анализатор
SU390671A1 (ru) ВСЕСОЮЗНАЯ RATXt* !'!•'!'» ••'t"';.';?!^::ii;^if и
SU1653154A1 (ru) Делитель частоты
SU1007189A1 (ru) Устройство дл временного разделени импульсных сигналов
SU1285605A1 (ru) Кодовый преобразователь
SU921094A1 (ru) Дес тичный счетчик
SU1416964A1 (ru) Устройство дл инициативного ввода адреса
SU1045407A2 (ru) Распределитель импульсов