SU750566A1 - Регистр сдвига - Google Patents
Регистр сдвига Download PDFInfo
- Publication number
- SU750566A1 SU750566A1 SU772523278A SU2523278A SU750566A1 SU 750566 A1 SU750566 A1 SU 750566A1 SU 772523278 A SU772523278 A SU 772523278A SU 2523278 A SU2523278 A SU 2523278A SU 750566 A1 SU750566 A1 SU 750566A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bit
- shift register
- output
- inputs
- bits
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Shift Register Type Memory (AREA)
Description
(54) РЕГИСТР СДВИГА
1
Изобретение относитс к области цифровой вычислительной техники и дискретной автоматики на интегральных схемах.
Одной из важнейших задач построени узлов цифровой вычислительной техники и дискретной автоматики на основе потенциальных логических элементов и универсальных триггеров вл етс обеспечение функциональной надежности. Устройство будет функционально надежным, если оно не содержит опасных сост заний. Условием исключени опасных сост заний в регистрах ю сдвига вл етс обеспечение тактировани всех разр дов от одного источника тактовых импульсов.
Известно ступенчатое построение генератора тактовых импульсов, при котором обеспечение необходимой нагузочной способности генератора тактовых импульсов осуш,ествл етс путем ступенчатого размножени тактовых импульсов на микросхе.мах той же серии, на которой построено все цифровое устройство 1.20
Однако при таком методе каждый отдельный выходной формирователь тактовых импульсов имеет ограниченную нагрузочную способность. Поскольку в практике построени цифровых устройств используютс регистры сдвига со значительным числом разр дов (24, 48, 64, 128), то выполнить условие отсутстви опасных сост заний без дополнительного оборудовани невозможно.
Наиболее близким из известных по технической сущности вл етс регистр сдвига , содержащий дополнительный RS-триггер 2.
Однако этот регистр сдвига построен на элементах И-НЕ (ИЛИ-НЕ), образующих Т-триггер, в котором дл работы дополнительного RS-триггера используетс специфическа информаци , вырабатываема внутри разр да.
В насто щее врем весьма актуальной задачей вл етс построение регистров сдвига на основе универсальных JK-триггеров. Дл обеспечени функциональной надежности регистров сдвига на основе JK-триггеров возможно использовать дополнительный RS-триггер.
Claims (2)
- Использование дополнительного состава оборудовани дл обеспечени функциональной надежности вл етс недостатком известного устройства. Цель изобретени - упрощение регистра сдвига. Поставленна цель достигаетс тем, что в регистре сдвига, содержащем в каждом разр де JK-триггеры, причем С-входы JKтриггеров первый и второй группы разр дов соответственно соединены с выходами первого и второго формирователей тактовых импульсов , выход первого формировател тактовых импульсов и выход второго формировател тактовых импульсов соединены соответственно с дополнительными входами первого JK-триггера второй группы разр дов . На фиг. 1 приведена функциональна схема предлагаемого регистра сдвига; на фиг. 2 - временна диаграмма регистра сдвига. Он содержит первую группу п разр дов и вторую группу (п + ш) разр дов. Каждый разр д выполнен на JK-триггере 1. Регистр сдвига также содержит формирователи 2 и 3 тактовых импульсов. Работу регистра сдвига рассмотрим на примере использовани JK-триггеров с позитивной входной логикой и негативным управлением по тактовым импульсам. Пусть разброс времени задержки срабатывани формирователей 2 и 3 определ етс временным сдвигом (ta--ti ) (t4-ta) (tg-ts). В момент t( П-ЫЙ разр д воспринимает входную информацию и измен ет свое состо ние . Одновременно с этим на дополнительные J и К входы (п + 1)Го разр да поступает сигнал логического нул с выхода формировател 2 и поэтому изменение состо ний выходов п-го разр да не может быть восприн то (п + 1)-ым разр дом. Начина с момента з (п-f 1)-ый разр д воспринимает новое состо ние выходов п-го разр да . В момент U (п + 1)-ый разр д начинает воспринимать информацию, поступающую на его J и К входы с выхода п-го разр да. С момента if, в п-ом и (п + 1)-ом разр дах идут процессы, аналогичные переходам в момент t(. Отсутствие соединени выхода формировател 2 с дополнительными J и К входами (п + 1)-го разр да привело бы к тому, что, например, в момент tj состо ние логической единицы с выхода п-го разр да распространилось бы на выход (п + 1)-го разр да. Следовательно, за врем действи одного такта информаци распространилась бы на два разр да регистра, т. е. произошел бы сбой, определ емый наличием опасных сост заний. Сдвиг сигналов на выходах формирователей 2 и 3, при котором tt tt, не вл етс опасным, так как при этом условии сигнала происход т переключени в последующем разр де, а в предыдущем . Поэтому к моменту, когда на J и К входах (п + 1)-го разр да начинаетс изменение состо ни , эти входы будут отключены тактовым импульсом с выхода формировател 3. Таким образом, предложенный регистр сдвига упрощаетс по сравнению с известным , так как не требует при своей реализации дополнительного оборудовани при тактировании его от нескольких формирователей ГТИ. Формула изобретени Регистр сдвига, содержащий в каждом разр де JK-триггеров, причем С-входы JKтриггеров первой и второй группы разр дов соответственно соединены с выходами первого и второго формирователей тактовых импульсов , отличающийс тем, что, с целью упрощени регистра сдвига, в нем выход первого формировател тактовых импульсов и выход второго формировател тактовых импульсов соединены соответственно с дополнительными входами первого JK-триггера второй группы разр дов. Источники информации, прин тые во внимание при экспертизе 1.Потемкин И. С.. Функциональные узлы на потенциальных элементах. М., «Энерги , 1976, с. 93-96, рис. 63.
- 2.Авторское свидетельство СССР № 432602, кл. G И С 19/00, 1972 (прототип ) .разр Ъ( )роьр д.ts
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772523278D SU1076950A1 (ru) | 1977-09-05 | 1977-09-05 | Регистр сдвига |
SU772523278A SU750566A1 (ru) | 1977-09-05 | 1977-09-05 | Регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772523278A SU750566A1 (ru) | 1977-09-05 | 1977-09-05 | Регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU750566A1 true SU750566A1 (ru) | 1980-07-23 |
Family
ID=20724447
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772523278D SU1076950A1 (ru) | 1977-09-05 | 1977-09-05 | Регистр сдвига |
SU772523278A SU750566A1 (ru) | 1977-09-05 | 1977-09-05 | Регистр сдвига |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772523278D SU1076950A1 (ru) | 1977-09-05 | 1977-09-05 | Регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (2) | SU1076950A1 (ru) |
-
1977
- 1977-09-05 SU SU772523278D patent/SU1076950A1/ru active
- 1977-09-05 SU SU772523278A patent/SU750566A1/ru active
Also Published As
Publication number | Publication date |
---|---|
SU1076950A1 (ru) | 1984-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU750566A1 (ru) | Регистр сдвига | |
GB1363707A (en) | Synchronous buffer unit | |
SU1531202A1 (ru) | Цифровое фазосдвигающее устройство | |
JPS6142895B2 (ru) | ||
SU1007189A1 (ru) | Устройство дл временного разделени импульсных сигналов | |
SU1180871A1 (ru) | Генератор функций Уолша | |
SU1651383A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
SU1582331A1 (ru) | Умножитель частоты следовани импульсов | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU1721809A1 (ru) | Устройство преобразовани последовательности пр моугольных импульсов напр жени | |
SU1647903A2 (ru) | Преобразователь кода в период повторени импульсов | |
SU678659A1 (ru) | Генератор импульсов | |
SU1635256A1 (ru) | Селектор импульсов по частоте следовани | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU382146A1 (ru) | Устройство для сдвига чисел | |
SU1309316A1 (ru) | Преобразователь параллельного @ -разр дного кода в последовательный | |
SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1334150A1 (ru) | Устройство дл контрол регистра сдвига | |
SU1077046A1 (ru) | Устройство дл задержки импульсов | |
SU617831A1 (ru) | Преобразователь кода в импульсы сложной формы | |
SU944105A1 (ru) | Коммутатор | |
SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
SU1383473A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1437994A1 (ru) | Синхронный счетчик |