SU1431058A1

SU1431058A1 - Импульсно-фазовый детектор

Info

Publication number: SU1431058A1
Application number: SU864039593A
Authority: SU
Inventors: Леонид Иванович Гунченко; Василий Иванович Удалов; Юрий Николаевич Яшкин
Original assignee: Ленинградский Институт Точной Механики И Оптики
Priority date: 1986-03-20
Filing date: 1986-03-20
Publication date: 1988-10-15

Abstract

Изобретение может быть использовано в системах с фазовым представлением информации, дл синхронизации электроприводов след щих систем. Детектор содержит 1К-триггеры 18...20 и элемент ИЛИ 17. Введение формирователей 1 и 2 коротких импульсов, каж- да1й из которых включает инверторы 3...7 и 8...12 соответственно и элементы 13,14 и 15,16 сов падений соответственно повышает надежность детектировани при максимальном сближении входных импульсов. 2 ил.

Description

(Л

САЭ

сл

00

0Uff.f

Изобретение относитс к импульсной технике и может быть использова-, но в системах с фазовым представлением информации, например, дл синхронизации электроприводов след щих систем,

Целью изобретени вл етс повьппе- ние надежности детектировани при максимальном сближении входных им- пульсов.

На фиг. 1 представлена функциональ- на схема импульсно-фазового детектора; на фиг.2 - временные диаграммы его работы при максимальном сближе- НИИ входных импульсов.

Импульсно-фазовый детектор содержит формировате:ли 1 и 2 коротких импульсов , инверторы 3 - 12, элементы 13 - 16 совпадений, элемент ИЛИ 17, 1К-триггеры 18 - 20. При этом формирователь 1 коротких импульсов содер- I жит соединенные последовательно ин- : вер.торы 3 - 7, вход инвертора 3 соединен с первой входной шиной устрой- ства и одним входом элемента 13 совпадений , выход которого соединен с одним входом элемента ИЛИ 17, а дру- ; гой вход - с выходом инвертора 7 и сдним входом элемента 14 совпадений, j другой вход которого соединен с выхо- дом инвертора 4, а выход - с объеди- I ненными первыми 1-входами 1К-тригге- ров 18 - 20, объединенные первые К- .входы которых соединены с выходом элемента 16 совпадений, один вход которого соединен с выходом инвертора : 9, а другой вход - с выходом инверто- : ра 12 и одним входом элемента 15 сов- : падений, выход которого соединен с I другим входом элемента ИЛИ 17, а другой вход - с второй входной шиной устройства и входом инвертора 8, причем инверторы 8 - 12 соединены последовательно и вместе с элементами 15 и 16 совпадений образуют формирователь 2 коротких импульсов, выход элемента ИЛИ 17 соединен с тактовыми входами 1К-триггеров 18 - 20, пр мой выход триггера 18 соединен с вторым входом триггера 19, инверсный выход которого соединен с вторым К-входом триггера 18, а пр мой выход - с выходной шиной и вторым 1-в.ходом триггера 20, инверсным выход которого со единен с вторым К-входом триггера 19 Импульсно-фазовый детектор работает следующим образом.

5

0 5 Q д 5 Q д

5

По переднему (положительному) фронту сигналов, поступающих на один из входов, формирователь 2 вырабатывает два коротких импульса. Задние фронты этих импульсов совпадают и определ ютс моментом срабатывани последнего инвертора 7 или 12. Передние фронты импульсов, вырабатываемых на первых выходах формирователей 1 или 2 (элементы 14 или 16 соответственно) и поступающих на информационные входы I- или К-триггерон 18 - 20, запаздывают по сравнению с передними фронтами импульсов, вырабатываемых на вторых выходах формирователей (элементы 13 или 15) и поступающих через элемент ИЛИ на тактовые входы триггеров 18 - 20, на величину задержек, вносимых первыми двум инверторами 3,4 или 8,9. Это запаздывание необходимо дп компенсации задержек на элементе ИЛИ 17 и протекани переходных процессов в триггерах 18 - 20 во избежание наложени сигналов при минимально дoctaтoчнoм дл срабатывани триггеров интервале между импульсами на выходе элемента ИЛИ..,

Таким образом, введение в предпа- гаемый импульсно-фазовый детектор двух формирователей коротких импульсов позвол ет повысить надежность детектировани максимально сближенных импульсов.

Claims

Формула изобретени

Импульсно-фазовый детектор, содержащий три IK-триггера, элемент ИЛИ, выход которого соединен с тактовыми входами всех 1К-триггеров, первые I-и К-входы которых соответственно объединены , пр мой выход первого 1К-триг- гера соединен с вторым 1-входом второго 1К-триггера, инверсный выход которого соединен с вторым К-входом первого 1К-триггера, а пр мой выход- с выходной шиной и вторым 1-входом третьего 1К-триггера, инверсный выход которого соединен с вторым К-входом второго триггера, о т л и ч а ю- щ и и с тем, что, с целью повышени надежности детектировани , в него дополнительно введены два формировател коротких импульсов, Кс1ждь1й из которых содержит соединенные последовательно п ть инверторов и два эле- мента совпадений, первые входы которых соединены с выходом п того инвертора , второй вход первого элемента совпадений соединен с выходом второго инвертора, второй вход второго элемента совпадений соединен с входом первого инвертора и входом второго формировател коротких импульсов, первый выход которого соединен с выходом первого элемента совпадений, а второй выход - с выходом второго элемента совпадений, при этом перва и втора входные шины детектора соеffepfffw Bxff..ffff/f

J/ BfTJOpffif ,

Bfo,,H/rt

HI ffuiJTO С

„или

ff2(fs)

г

Динены соответственно с входами первого и второго формирователей коротких импульсов, первый выход первого формировател коротких импульсов соединен с объединенными 1-входами всех 1К-триггеров, первый выход второго формировател коротких импульсов соединен с объединенными К-входами всех IK-триггеров, а вторые выходы обоих формирователей коротких импульсов соединены с входами элемента ИЛИ.

риг.2