SU915275A1 - Импульсно-фазовый дискриминатор i - Google Patents
Импульсно-фазовый дискриминатор i Download PDFInfo
- Publication number
- SU915275A1 SU915275A1 SU782597144A SU2597144A SU915275A1 SU 915275 A1 SU915275 A1 SU 915275A1 SU 782597144 A SU782597144 A SU 782597144A SU 2597144 A SU2597144 A SU 2597144A SU 915275 A1 SU915275 A1 SU 915275A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- pulse
- signals
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Measuring Phase Differences (AREA)
Description
Изобретение относится к импульсной технике.
Известен импульсно-фазовый дискриминатор, содержащий формирователи сигналов, выходы которых подключены к входам соответствующих элементов задержки, выходы которых соединены с первыми входами триггеров, выходы которых подключены к первым входам блоков совпадения, при этом выходы формирователей сигналов соединены с вхо- 1 дами соответствующих инверторов [1].
Однако известный дискриминатор обладает невысокой помехоустойчивостью , и не обеспечивает возможность фиксирования момента начала расхождения по фазе входных сигналов на одном из выходов и исключения появления сигналов на другом выходе.
Цель изобретения - повышение помехоустойчивости и обеспечение возможности фиксирования момента начала расхождения по фазе входных сигналов на
2
одном из выходов и исключения появления сигналов на другом выходе.
Цель достигается тем, что в импульсно-фазовый дискриминатор, содержащий формирователи сигналов,выходы .которых подключены к входам соответствующих элементов задержки, выходы которых соединены с первыми входами · триггеров, выходы которых подключены к первым входам блоков совпадения, при этом выходы формирователей сигналов соединены с входами соответствующих интервалов, введены расширители импульсов, выходы которых подключены к вторым входам триггеров, причем выходы инверторов соединены с вторыми входами блоков совпадения, а выходы формирователей сигналов подключены к входам расширителей импульсов и дополнительные триггеры, выходы которых подключены к дополнительным входам соответствующих блоков совпадения, выходы которых соединены с входами дополнительных триггеров.
3 915275
4
На фиг. 1 представлена структурная электрическая схема предлагаемого импульсно-фазового дискриминатора; на фиг. 2 - временные диаграммы, поясняющие его работу. 5
Дискриминатор содержит формирователи 1 и 2 сигналов, входные шины 3 и 4, расширители 5 и 6 импульсов, элементы 7 и 8 задержки, инверторы 9 и 10, триггеры 11 и 12, блоки 13 »0
и 14 совпадения, дополнительные триггеры 15 и 16 и выходные шины 17 и 18.
Дискриминатор работает следующим образом.
Синфазные синусоидальные сигналы 15 одинаковой частоты Щ и Щ, между которыми необходимо выявить наличие расхождения по фазе на величину, превышающую заранее установленную, поступают на входные шины 3 и 4 дискри- 2о минатора. Далее, проходя через формирователи 1 и 2 сигналов, на выходе которых формируются прямоугольные импульсы (могущие иметь любую скважность) подаются на расширители 5 и 6 25
импульсов, элементы 7 и 8 задержки и на инверторы 9 и 10. При помощи расширителей 5 и 6 импульсов сигналы, проходящие с формирователей 1 и 2 сигналов расширяются, т.е. задний фронт 30 этих импульсов формируется с задержкой времени, с помощью которой заранее устанавливается величина допустимого расхождения по фазе сравниваемых сигналов. Величина этой задержки мо- 35 жет быть выбрана в пределах от 0 до ' 180°. Элементами 7 и 8 задержки осуществляется задержка сигналов, приходящих с формирователей 1 и 2, причем величина этой задержки должна 40 быть больше, чем задержка времени, установлённая в расширителях 5 и 6 импульсов.
Если величина расхождения по фазе ; сигналов и-, и ио_, поступающих на вход-45 ные шины 3 и 4, меньше заранее установленного допустимого значения, на выходных шинах 17 и 18 сигналы отсутствуют, так как во время существования на одних входах блоков 13 и 14 50
совпадения импульсов, имеющих нулевые· значения с выходов инверторов 9 и 10, на другие входы этих блоков совпадения поступают единичные (запрещающие) потенциалы с триггеров 55 11 и 12, которые до момента прихода инвертированных импульсов устанавливаются в единичные состояния задними
фронтами импульсов с элементов 7 и 8 задержки. Триггеры 11 и 12 устанавли ваются в нулевые состояния задними фронтами импульсов с выходов расширителей 5 и 6 импульсов после прохож дения инвертированных импульсов.
Когда же расхождение по фазе сигналов 1Т и и Ιία, поступающих на входные шины 3 и 4, больше заранее установленной допустимой величины и отстает от Щ, на выходной шине 17 появляется сигнал, так как на один вход блока 13 совпадения поступает нулевой (разрешающий) потенциал с триггера 11, установленного в нулевое состояние задним фронтом импульса с выхода расширителя 5 импульсов, и на другой вход этого же блока совпадения поступает с выхода инвертора 9 импульс, имеющий нулевое значение, Сигнал на выходной шине 17 формируется одновременно с приходом на вход инвертора 9 отстающего входного импульса с формирователя 2 сигналов, и имеет длительность меньшую или равную по величине длительности этого импульса. На выходной шине 18 сигнал отсутствует, так как во время существования на одном входе блока 14 совпадения импульса, имеющего нулевое значение, с выхода инвертора 10 на другом ее входе имеется единичный (запрещающий) потенциал с триггера 12.
Когда расхождение ·по фазе сигналов П-1 и Ιΐιχ больше заранее установленной допустимой величины и отстает от и^, на выходной шине 18 появляется сигнал, так как на вход блока 14 совпадения поступает нулевой потенциал с триггера 12, разрешающий прохождение импульса с выхода инвертора 10 на вход блока 14 совпадения. На выходной шине 17 сигнал отсутствует, так как на. вход блока 13 совпадения с триггера 11 поступает единичный потенциал, запрещающий прохождение импульса с выхода инвертора 9 на выход блока 13 совпадения. Сигнал на выходной шине 18 формируется одновременно с приходом на вход инвертора .10 отстающего входного импульса с формирователя 1, и имеет длительность меньшую или равную по величине длительности этого импульса.
В случае, если расхождение по фазе сигналов Щ и 11 больше заранее установленной допустимой величины и частота одного входного сигнала
5 915275
6
постоянно уменьшается, то не исклю· чено появление сигнала как на шине 17, так и на шине 18. Поэтому для получения возможности фиксирования момента начала расхождения по фазе 5 входных сигналов на одной из выходных шин и исключения появления сигналов на противоположной выходной шине в дискриминатор дополнительно введены два триггера 15 и 16. При ю возникновении первым сигнала на выходной шине 17 дополнительный .триггер 15 из нулевого состояния перебрасывается в единичное состояние и на вход блока 14 совпадения поступает 15 единичный потенциал, запрещающий прохождение импульса с выхода инвертора 10 на выход этого блока совпадения. .
Если появляется первым сигнал на 20 выходной шине 18, дополнительный триггер 16 из нулевого состояния перебрасывается в единичное состояние и на вход блока 13 совпадения поступает единичный потенциал, запреща- 25
ющий прохождение импульса с выхода инвертора 9 на выход этого блока совпадения.
Использование новых элементов расширителей импульсов и дополнитель-з0 ных триггеров выгодно отличает предлагаемый импульсно-фазовый дискриминатор от известного так как с его помощью можно устанавливать допустимую величину расхождения по фазе 35
входных сигналов, при превышени'й которой на выходах дискриминатора появляются сигналы·, можно использовать в нем формирователи прямоугольных импульсов любой скважности, увеличить40 быстродействие дискриминатора, а также появляется возможность фиксировать момент начала расхождения по фазе входных сигналов на одном из выходов
и исключить появление сигналов на противоположном выходе. Все это ведет к расширению области применения предлагаемого дискриминатора в импульсной технике.
Claims (2)
- Формула изобретения1. Импульсно-фазовый дискриминатор содержащий формирователи сигналов, выходы которых подключены к входам соответствующих элементов задержки, выходы которых соединены с первыми входами триггеров, выходы которых подключены к первым входам блоков совпадения, при этом выходы формирователей сигналов соединены с входами соответствующих инверторов, отличающийся тем, что, с целью повышения помехоустойчивости, введены расширители импульсов, выходы которых подключены к вторым входам триггеров, причем выходы инверторов соединеныс вторыми входами блоков совпадения, а выходы формирователей сигналов подключены к входам расширителей импульсов.
- 2. Дискриминатор по п. ^отличающийся тем, что, с целью обеспечения возможности фиксирования момента начала расхождения по фазе входных сигналов на одном из выходов и исключения появления сигналов на другом выходе, введены дополнительные триггеры, выходы которых подключенык дополнительным входам соответствующих блоков совпадения, выходы которых соединены с входами дополнительных триггеров.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782597144A SU915275A1 (ru) | 1978-03-29 | 1978-03-29 | Импульсно-фазовый дискриминатор i |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782597144A SU915275A1 (ru) | 1978-03-29 | 1978-03-29 | Импульсно-фазовый дискриминатор i |
Publications (1)
Publication Number | Publication Date |
---|---|
SU915275A1 true SU915275A1 (ru) | 1982-03-23 |
Family
ID=20756401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782597144A SU915275A1 (ru) | 1978-03-29 | 1978-03-29 | Импульсно-фазовый дискриминатор i |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU915275A1 (ru) |
-
1978
- 1978-03-29 SU SU782597144A patent/SU915275A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU915275A1 (ru) | Импульсно-фазовый дискриминатор i | |
SU733096A1 (ru) | Селектор импульсов по длительности | |
SU758500A1 (ru) | Синхронизатор импульсов | |
SU838897A1 (ru) | Автоматический синхронизатор спОСТО ННыМ углОМ ОпЕРЕжЕНи | |
SU1275748A1 (ru) | Устройство дл получени разности двух близких частот | |
SU839034A1 (ru) | Формирователь импульсов | |
SU544957A1 (ru) | Устройство дл синхронизации случайных импульсов | |
SU1529450A1 (ru) | Управл емый делитель частоты | |
SU696598A1 (ru) | Двуканальный дискриминатор импульсов | |
SU815862A1 (ru) | Частотный дискриминатор | |
SU1566474A1 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU1067597A1 (ru) | Селектор импульсов | |
SU907793A1 (ru) | Цифровой частотный дискриминатор | |
SU993465A1 (ru) | Селектор импульсов | |
SU1065957A2 (ru) | Автоматический синхронизатор с посто нным углом опережени | |
SU1390774A2 (ru) | Цифровой частотно-фазовый дискриминатор | |
SU1226638A1 (ru) | Селектор импульсов | |
SU1368962A2 (ru) | Формирователь импульсов по переднему и заднему фронтам входного сигнала | |
SU1190498A1 (ru) | Устройство дл синхронизации импульсов | |
SU455468A1 (ru) | Формирователь импульсов по переднему и заднему фронту входного импульса | |
SU1495905A1 (ru) | Устройство дл синхронизации генераторов переменного тока | |
SU1431058A1 (ru) | Импульсно-фазовый детектор | |
SU1059688A1 (ru) | Устройство синхронизации с дискретным управлением | |
SU822341A1 (ru) | Селектор интервалов между импульсами | |
SU513516A1 (ru) | Устройство фазировани |