SU1649668A1 - Преобразователь бипол рного кода в однопол рный - Google Patents
Преобразователь бипол рного кода в однопол рный Download PDFInfo
- Publication number
- SU1649668A1 SU1649668A1 SU894664205A SU4664205A SU1649668A1 SU 1649668 A1 SU1649668 A1 SU 1649668A1 SU 894664205 A SU894664205 A SU 894664205A SU 4664205 A SU4664205 A SU 4664205A SU 1649668 A1 SU1649668 A1 SU 1649668A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- counter
- input
- converter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах приема дискретной информации. Целью изобретени вл етс упрощение преобразовател . Преобразователь содержит дифференциальный усилитель 1, компараторы 2,3, источники 4,5 положительного и отрицательного опорных напр жений , счетчики 6-8 импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, генератор 10 тактовых импульсов и триггер 11. 1 ил.
Description
И
i
СО
О
о
00
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах приема дискретной информации.
Целью изобретени вл етс упрощение преобразовател ,
На чертеже представлена функцио- нальна схема преобразовател .
Преобразователь бипол рного кода з однопол рный содержит дифференциал ный усилитель 1, компараторы 2,3, источники 4,5 положительного и отрицательного опорных напр женийs счетч ки 6 - 8 импульсов, элемент ИСКЛЮЧАЮ- f5 во тактовых импульсов п75 считаемых ЩЕЕ ИЛИ 9, генератор 10 тактовых импульсов и триггер 11.
Преобразователь работает следующие образом,
В отсутствие входной информаци , 20 когда нл входных шинах имеетс нулевой потенциал, на выходе усилител также присутствует нулевой потенциал. При этом сигналы с источников 4,5 обеспечивают формирование на выходах 5 компараторов 2,3 сигналов высокого логического уровн . Эти сигналы высокого уровн поступают на входы начальной установки R счетчиков 6,7, на
2.5
счетчиком 69 выбираетс из соображен обеспечени прохождени времени с с момента по влени информационной еди ницы, близкого, нс не превышающего нормирование величину минимальной длительности действи импухаса вход кода Длительности тактовь
импульсов выбираетс л ч соотношени л .. л- А
VT«,
где с - длительность дэис ви импульса входного кода.
По сигналу высокого логического уровн с выхода счетчк а Ъ триггер мен ет свое состо ние и на информаци онном выходе преобразовател формиру
выходе которых устанавливаютс сигна- gg етс сигнал высокого логического уровн , еоотзетствугсыщй сигналу единицы о
И это же врем на выходе элемеша } устанавливаетс сигнал высокого логилы низкого логического уровн , обеспечивающие сохранение на выходе триггера 11 сигнала низкого логического уровн .
Сигналы низкого логического уровн с четкого урсмн,, ос „; л жчй счетчик 8, с выходов счетчиков 6,7 устанавливают Состо ни выходов компарау/щг 3 и также на выходе племента 9 сигнал нис- кого логического уровн ,При этом счетчик 8 с низким потенциалом на входе разрешени начинает считать пасту- 40 пающие на него с генератора 10 тактовые -импульсы. По истечении времени Тт, где п - кохх чество тактовых импульсов, Тт - период следовани
счетчика 7 в процессе водг/ейстьи им- пульса информации едини, т;- „не мен ютс ,
По окончании дейстьи -уа входах А и В импульссв информации „единицы и начале П4узы до следующего-..-1тд входной информации и выхода ус.-ч гител присутствует т -левой гстенииал, a i:a выходе компаргчора 2 формируетс cnrs.aji
тактовых импульсов, на выходе счетчи- 45 высокого логического уровн , обнул ю- ка 8 устанавливаетс сигнал высоко- щий счетчик 6. го логического уровн , поддерживающий это состо ние через вход разрешени счета..
При по влении сигнала информации единицыtчему соответствует положительный потенциал на входной шине А ч отрицательный потенциал на входной шине В, на выходе усилител 1 в результате суммировани входных сигналов , формируетс импульс положительной пол рности s равный амплитуде входных сигналов. Этот импульс, ппевмшающий сигнал положительного кэгш секик с ис50
Состо ни выходов компаратора 3, триггера 11 и счеттакр 7 не мен ютс .
При этом на выхопе элемента 9 ус- танавливае с ci-тьал Ь ЕКОГО логического УГ СЕЧЯ И СЧеТЧИК 3 НЈ.ЧИНЈ -:Т
считан/ jUKTOBLpie ьыпульсы
-
По иетечеь и времени t,. Tw
выходе счетчика 8 и управл ющем выходе преобразовате i (.ЗЬЕЮД синхроимпульсов ) устанавоггв етс сигнал высокого логического уровь которь й поддерживаетс в счетчике 8 через вход разрешени счета. Кс )Г о
точника 4, устанавливает на выходе компаратора 2 сигнал низкого логического уровн и поддерживает на выходе компаратора 3 сигнал высокого логического уровн . В это же врем счетчик 6 с низким потешщалок на входе резрешени . начинает считать гтоступаю- |щке на него с генератсра 10 тактовые импульсы. По истечении времени t - ng TT из выходе счетчика б устанавливаетс сигнал высокого логического уровн ,, поддерживающий это состо ние через вход разрешени счета, Коли аство тактовых импульсов п75 считаемых
2.5
счетчиком 69 выбираетс из соображени обеспечени прохождени времени с с момента по влени информационной единицы , близкого, нс не превышающего нормирование величину минимальной длительности действи импухаса вход- кода Длительности тактовь.
импульсов выбираетс л ч соотношени л .. л- А
VT«,
где с - длительность дэист ви импульса входного кода.
По сигналу высокого логического уровн с выхода счетчк а Ъ триггер . мен ет свое состо ние и на информационном выходе преобразовател формирун , еоотзетствугсыщй сигналу единицы о
И это же врем на выходе элемеша } устанавливаетс сигнал высокого логивысокого логического уровн , обнул ю- щий счетчик 6.
Состо ни выходов компаратора 3, триггера 11 и счеттакр 7 не мен ютс .
При этом на выхопе элемента 9 ус- танавливае с ci-тьал Ь ЕКОГО логического УГ СЕЧЯ И СЧеТЧИК 3 НЈ.ЧИНЈ -:Т
считан/ jUKTOBLpie ьыпульсы
-
По иетечеь и времени t,. Tw
выходе счетчика 8 и управл ющем выходе преобразовате i (.ЗЬЕЮД синхроимпульсов ) устанавоггв етс сигнал высокого логического уровь которь й поддерживаетс в счетчике 8 через вход разрешени счета. Кс )Г о
импульсов П{ выбираетс из соображений обеспечени прохождени с момента око-мани импульса входного кода времени t, близкого, чо не превышающего нормированную величину минимальной длительности паузы в каждом бите входной информации.
При по рлении сигнала информации нул (фиг. 2), чему соответствует положительный потенциал на входе В и отрицательный потенциал на входе А, на выходе усилител 1 Формируетс импульс отрицательной пол рности, превышающий по абсолютной величине отри- цательное напр жение с источника 5, устанавливающий на выходе компаратора 3 сигнал низкого логического уровн и поддерживающий на ныходе компаратора 2 сигнал высокого логическо- го уровн . В этот момент счетчик 7 с низким потенциалом на входе разрешени начинает считать тактовые импульсы в течейие времени t, , после чего на выходе счетчика 7 устанавливаетс сигнал высокого логического уровн , измен ющий состо ние триггера 11 и соответствующего выхода, формиру сигнал низкого логического уровн , соответствующий сигналу информации нул .
В это же врем на выходе элемента 9 устанавливаетс сигнал высокого логического уровн , обнул ющий счетчик 8. В момент начала паузы входной информации нул на выходе элемента 9 устанавливаетс сигнал низкого логического уровн , включающий счетчик 8S после чего по истечении времени t на его выходе устанавливаетс сигнал высокого логического уровн .
По вление на выходе преобразовател несинфазной импульсной помехи любой длительности в интервале времен ( во врем действи кодового импульса вы вл етс схемой контрол длительности кодового импульса (счетчики ). При этом искаженный импульс кода с длительностью меньшей, чем нормированна , не мен ет информации на информационном выходе, а на управл ющем выходе в процессе анализа паузы текущего бита входной информа
Q 5 0 5 0
О
5 0
5
ции не -будет сформирован сопровождающий синхроимпульс.
По вление несинфазной импульсной помехи во врем паузы между импульсами соседних битов- кода информации вы вл етс схемой контрол длительности паузы (счетчик 8). При этом сокращенна по сравнению с нормированной (tf) пауза обеспечивает также отсутствие синхроимпульса на управл ющем выходе.
Высокую степень подавлени синфазных помех, а также отсутствие информации на соответствующих выходах при обрыве одной из шин передачи информации датчика, обеспечивает применение дифференциального усилител 1.
Claims (1)
- Формула изобретениПреобразователь бипол рного кода в однопол рный, содержащий дифференциальный усилитель, входы которого вл ютс входами преобразовател , выход дифференциального усилител соединен с первыми входами первого и второго компараторов, выходы которых соединены с R-входами одноименных счетчиков импульсов, выходы которых соединены с С-входами соответственно первого и второго счетчиков и соответственно с S- и R-входами триггера, выход которого вл етс информационным выходом преобразовател , источники положительного и отрицательного опорных напр жений , выходы которых соединены с вторыми входами соответственно первого и второго компараторов, генератор тактовых импульсов, выход котор о- го соединен с V-входами первого, второго и третьего счетчиков импульсов, выход третьего счетчика импульсов соединен с его С-входом, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с R-входом третьего счетчика, отличающийс тем, что, с целью упрощени преобразовател , первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходам одноименных счетчиков импульсов, выход третьего счетчика импульсов вл етс управл ющим выходом преобразовател .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894664205A SU1649668A1 (ru) | 1989-03-20 | 1989-03-20 | Преобразователь бипол рного кода в однопол рный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894664205A SU1649668A1 (ru) | 1989-03-20 | 1989-03-20 | Преобразователь бипол рного кода в однопол рный |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1649668A1 true SU1649668A1 (ru) | 1991-05-15 |
Family
ID=21434992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894664205A SU1649668A1 (ru) | 1989-03-20 | 1989-03-20 | Преобразователь бипол рного кода в однопол рный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1649668A1 (ru) |
-
1989
- 1989-03-20 SU SU894664205A patent/SU1649668A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1552378, кл. Н 03 М 5/12, 1988. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4529892A (en) | Detection circuitry with multiple overlapping thresholds | |
SU1649668A1 (ru) | Преобразователь бипол рного кода в однопол рный | |
SU1552378A1 (ru) | Преобразователь бипол рного кода в однопол рный | |
SU1381693A1 (ru) | Уровнево-интегральный формирователь | |
JPH06326566A (ja) | デジタル信号の受信装置 | |
SU1234973A1 (ru) | Устройство дл декодировани кода Манчестера | |
SU1363501A1 (ru) | Цифровой частотный демодул тор | |
RU10308U1 (ru) | Устройство для контроля пропаданий многоканальных последовательностей импульсов | |
SU1304062A1 (ru) | Устройство дл магнитной записи цифровой информации | |
SU1262501A1 (ru) | Сигнатурный анализатор | |
SU1262724A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU1372604A1 (ru) | Генератор импульсов | |
SU1492480A1 (ru) | Устройство дл контрол канала св зи | |
SU1422363A1 (ru) | Цифрова регулируема лини задержки | |
SU1226619A1 (ru) | Формирователь последовательности импульсов | |
SU892413A2 (ru) | Измеритель интервалов между серединами импульсов | |
SU1418768A1 (ru) | Гибридное интегрирующее устройство | |
SU1425750A1 (ru) | Устройство приема информации с временным разделением каналов | |
SU1062757A1 (ru) | Устройство дл передачи и контрол сигналов | |
SU1045142A1 (ru) | Устройство дл измерени амплитуды синусоидального напр жени | |
SU799119A1 (ru) | Дискриминатор временного положени СигНАлОВ | |
SU1287266A1 (ru) | Устройство формировани импульса в середине временного интервала | |
SU1067610A2 (ru) | Детектор частотно-манипулированных сигналов | |
SU1404965A2 (ru) | Устройство дл контрол уровн сигналов | |
SU1661744A1 (ru) | Генератор сигналов специальной формы |