JPH06326566A - デジタル信号の受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 受信したデジタル通信信号を、元の送信信号
に忠実に波形整形して出力することができるデジタル信
号の受信装置を提供する。 【構成】 受信装置１０は、アナログバッファ１１を介
して受信した通信信号ａを、Ｓ／Ｈ回路１４，１６によ
り、所定の周期で交互にサンプリングし、ＯＰアンプ１
８とコンパレータ２０，２２により、Ｓ／Ｈ回路１４，
１６の各出力電圧ｈ，ｉの差が所定値（Ｖth1 −Ｖth2
）／２以上であるかを検出し、その検出時に、立ち上
がり／立ち下がり検出回路２６，２８により、信号ａの
変化が増加なのか或は減少なのかを判定して信号ａの立
ち上がり／立ち下がりを検出するようにし、これが２回
連続して検出されたときに、Ｓ／Ｒラッチ３４のＱ出力
を反転させるように構成されている。この結果、受信し
た信号ａの変化をいち早く捉えて波形整形をすることが
できると共に、単発的なノイズの除去も可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外部から送信されたデ
ジタル信号を受信し、その受信したデジタル信号を波形
整形して出力する受信装置に関する。

【０００２】

【従来の技術】従来より、デジタル信号を送受信する通
信システムとしては、例えば、図７（Ａ）に示すよう
に、送信装置６０を、インバータ６２、ＰＮＰトランジ
スタ６４、及び抵抗器６６，６８により周知の送信ドラ
イバ回路として構成し、受信装置７０を、コンパレータ
７２、抵抗器７４，７６，７８によりヒステリシス特性
を持たせた周知のコンパレータ回路として構成したもの
が知られている。

【０００３】そして、このような通信システムにおい
て、受信装置７０は、送信装置６０から伝送路８０に送
出されたデジタル信号（通信信号）を、コンパレータ７
２の入力信号として受信し、その受信した信号のレベル
を、電源電圧及び抵抗器７４，７６，７８により予め設
定された所定のしきい値と大小比較することにより波形
整形して、後段の制御装置等に受信信号として出力する
ようにされている。

【０００４】

【発明が解決しようとする課題】しかしながら、伝送路
８０が長くなると、それに比例して伝送路８０中の浮遊
容量が大きくなり、伝送路８０上の通信信号の過渡応答
特性が悪化するため、図７（Ｂ）に例示するように、送
信装置６０が送信した元の送信信号に対して、受信装置
７０に受信される通信信号が、大きく鈍ってしまうこと
となる。

【０００５】そしてこの場合、上記従来の受信装置７０
では、受信した通信信号を所定のしきい値（図７におけ
るＶth1 ，Ｖth2 ）でレベル判定することにより波形整
形しているため、波形整形後の受信信号のパルス幅が、
送信装置６０からの元の送信信号のパルス幅Ｔよりも大
きくなったり、伝送遅延Ｔｄ１，Ｔｄ２が増加したりし
て、伝送路８０が長い場合や通信速度が高い場合等には
正常な通信ができなくなるという問題があった。

【０００６】また、伝送路８０から放射されるノイズを
低減するためや、逆に電磁波等の伝送路８０への外来ノ
イズを低減するために、伝送路８０へＥＭＩフィルタを
挿入すると、通信信号の伝搬遅延が一層大きくなるた
め、上記従来の受信装置７０では、安易にＥＭＩフィル
タを挿入するわけにはいかず、従って十分なノイズ対策
を施すことができないという問題もあった。

【０００７】本発明は、こうした問題に鑑みなされたも
ので、受信した通信信号を、送信信号に忠実に波形整形
して出力することができるデジタル信号の受信装置を提
供することを目的とする。

【０００８】

【課題を解決するための手段】即ち、上記問題を解決す
るためになされた本発明は、外部から送信されたデジタ
ル信号を受信し、該受信したデジタル信号を波形整形し
て出力する受信装置において、前記受信したデジタル信
号のレベルを、時系列的に夫々異なるタイミングで検出
するレベル検出手段と、該レベル検出手段により検出さ
れた信号レベルの今回値と前回値との差の絶対値と、予
め設定された所定値とを大小比較する比較手段と、該比
較手段により前記差の絶対値が前記所定値よりも大きい
と判断された場合において、前記今回値が前記前回値よ
りも大きいときに、前記受信したデジタル信号の立ち上
がりを判定し、前記今回値が前記前回値よりも小さいと
きに、前記受信したデジタル信号の立ち下がりを判定す
るレベル変化判定手段と、該レベル変化判定手段により
前記受信したデジタル信号の立ち上がりが判定されると
前記出力信号をHighレベルに反転し、立ち下がりが判定
されると前記出力信号をLow レベルに反転する出力手段
と、を備えたことを特徴とするデジタル信号の受信装置
を要旨としている。

【０００９】

【作用】以上のように構成された本発明のデジタル信号
の受信装置においては、レベル検出手段が、受信したデ
ジタル信号のレベルを時系列的に夫々異なるタイミング
で検出し、比較手段が、レベル検出手段により検出され
た信号レベルの今回値と前回値との差の絶対値と、予め
設定された所定値とを大小比較し、レベル変化判定手段
が、比較手段によりレベル検出手段の検出結果としての
今回値と前回値との差の絶対値が所定値よりも大きいと
判断された場合において、レベル検出手段により検出さ
れた信号レベルの今回値が前回値よりも大きいときに、
受信したデジタル信号の立ち上がりを判定し、レベル検
出手段により検出された信号レベルの今回値が前回値よ
りも小さいときに、受信したデジタル信号の立ち下がり
を判定する。そして、出力手段が、レベル変化判定手段
により受信したデジタル信号の立ち上がりが判定される
と出力信号をHighレベルに反転し、立ち下がりが判定さ
れると出力信号をLow レベルに反転する。

【００１０】つまり、本発明のデジタル信号の受信装置
においては、出力手段の出力信号が波形整形後の出力信
号であり、レベル検出手段の検出間隔内で、受信したデ
ジタル信号のレベルが所定値よりも大きく増加すると、
受信したデジタル信号が立ち上がったと判定して、出力
手段の出力信号をHighレベルに反転させ、逆に、レベル
検出手段の検出間隔内で、受信したデジタル信号のレベ
ルが所定値よりも大きく減少すると、受信したデジタル
信号が立ち下がったと判定して、出力手段の出力信号を
Low レベルに反転させるようにしている。

【００１１】これは、受信したデジタル信号におけるレ
ベルの増加及び減少傾向は、送信装置が送信する元の送
信信号の立ち上がり及び立ち下がりに対して比較的速や
かに現れるからであり、そのレベルの増加・減少傾向を
いち早く捉えて出力信号を反転させることにより、送信
信号に忠実に波形整形した受信信号が得られるようにし
ているのである。

【００１２】

【実施例】以下に、本発明が適用された実施例について
図面と共に説明する。まず、図１は、第１実施例の多重
通信システムの構成を表わす概略構成図である。

【００１３】図１に示すように、本実施例の多重通信シ
ステムは、単線からなる伝送路２と、伝送路２を介して
夫々通信を行うと共に、その通信データに基づいて種々
の制御を行う複数のコンピュータ（以下、ノードとい
う）４と、から構成されている。

【００１４】各ノード４は、通信処理を含む夫々の制御
処理を行うマイクロプロセッシングユニット（以下、Ｍ
ＰＵという）６と、ＭＰＵ６から出力され他のノード４
に送信するデジタル信号を、所定の電圧レベルに変換し
て伝送路２に送出する送信装置８と、伝送路２を介して
送られてきたデジタル信号（通信信号）を受信し、この
受信した信号を波形整形して所定の電圧レベルでＭＰＵ
６に出力する受信装置１０と、を備えている。

【００１５】そして、送信装置８は、図７（Ａ）に示し
た送信装置６０と全く同様に、インバータ、ＰＮＰトラ
ンジスタ、及び抵抗器からなる周知の送信ドライバとし
て構成されており、ＭＰＵ６から出力されるデジタル送
信信号に応じて、伝送路２の電圧レベルを５Ｖ（Highレ
ベル）又は０Ｖ（Low レベル）に変化させる。

【００１６】次に、本発明の要旨である受信装置１０に
ついて、図２を用いて説明する。図２に示すように、受
信装置１０は、伝送路２上の通信信号ａ（以下単に、信
号ａという）を受信し、これをインピーダンス変換して
装置内部へ出力するアナログバッファ１１と、後述する
ように、受信装置１０内で使用されるサンプリング信号
ｃ，ｄ及び識別信号，ｅ，ｆを基本クロックｂ等に基づ
いて発生させるタイミング制御回路１２と、タイミング
制御回路１２から出力されるサンプリング信号ｃ，ｄに
基づいて、夫々、アナログバッファ１１の出力信号をサ
ンプリングして出力する２つのサンプルホールド回路
（以下、Ｓ／Ｈ回路という）１４，１６と、Ｓ／Ｈ回路
１４，１６の出力信号ｈ，ｉを差動演算して出力するＯ
Ｐアンプ１８と、ＯＰアンプ１８の出力信号ｊと所定の
しきい値Ｖth1 とを比較し、信号ｊがしきい値Ｖth1 よ
りも大きいときにHighレベルの出力を行うコンパレータ
２０と、信号ｊと所定のしきい値Ｖth2 とを比較し、信
号ｊがしきい値Ｖth2 よりも小さいときにHighレベルの
出力を行うコンパレータ２２と、コンパレータ２０，２
２の出力信号ｋ，ｌと、後述する判定タイミング生成回
路２４により出力される判定タイミング信号ｇ及びタイ
ミング制御回路１２から出力される識別信号ｅ，ｆとに
基づいて、信号ａの立ち上がりを検出し、その検出毎に
パルス信号ｍを出力する立ち上がり検出回路２６と、同
じく、信号ａの立ち下がりを検出し、その検出毎にパル
ス信号ｏを出力する立ち下がり検出回路２８と、立ち上
がり検出回路２６から出力されるパルス信号ｍのパルス
数をカウントするカウンタ３０と、立ち下がり検出回路
２８から出力されるパルス信号ｏのパルス数をカウント
するカウンタ３２と、カウンタ３０の出力信号ｎにより
セットされ、カウンタ３２の出力信号ｐによりリセット
される、出力手段としてのＳ／Ｒラッチ３４と、Ｓ／Ｒ
ラッチ３４のＱ出力の信号ｑを所定の電圧レベルで出力
するデジタルバッファ３６と、立ち上がり検出回路２６
が連続して信号ａの立ち上がりを検出できなかったとき
に出力される後述のクリア信号ｒと信号ｑとの論理和を
とり、カウンタ３０をクリアするＯＲゲート３８と、立
ち下がり検出回路２８が連続して信号ａの立ち下がりを
検出できなかったときに出力される後述のクリア信号ｓ
とＳ／Ｒラッチ３４のＱ出力の反転信号ｔとの論理和を
とり、カウンタ３２をクリアするＯＲゲート４０と、か
ら構成されている。

【００１７】ここで、受信装置１０の各部の動作につい
て、図３を併用して詳細に説明する。尚、図３は、受信
装置１０内の各部の信号を表わすタイムチャートであ
り、括弧内のアルファベットは図２において各信号ライ
ンに付したものに対応している。

【００１８】タイミング制御回路１２は、図３に示すよ
うに、通常時には、入力される基本クロックｂの１周期
分のパルス幅で、基本クロックｂの２周期毎に１回、サ
ンプリング信号ｃ，ｄを交互に出力する。そして、この
サンプリング信号ｃ，ｄは、後述するように、立ち上が
り検出回路２６からパルス信号ｍが出力されるか、立ち
下がり検出回路２８からパルス信号ｏが出力されると、
そのときだけ交互でなく２回連続で出力される。また、
タイミング制御回路１２は、サンプリング信号ｃを基本
クロックｂの１周期分だけずらした識別信号ｆと、同じ
くサンプリング信号ｄを基本クロックｂの１周期分だけ
ずらした識別信号ｅとを出力する。

【００１９】判定タイミング生成回路２４は、図２に示
すように、サンプリング信号ｃ，ｄの否定論理和信号と
基本クロックｂの反転信号との論理積をとって、判定タ
イミング信号ｇを出力する。従って、この判定タイミン
グ信号ｇは、図３に示すように、サンプリング信号ｃ，
ｄ及び基本クロックｂが共にLow レベルのときに、基本
クロックｂの半周期のパルス幅で出力される。

【００２０】Ｓ／Ｈ回路１４，１６は、夫々、サンプリ
ング信号ｃ，ｄがHighレベルのときに、信号ａ、即ちア
ナログバッファ１１の出力信号をそのまま出力し、サン
プリング信号ｃ，ｄがLow レベルになると、そときの出
力レベルを保持する。つまり、Ｓ／Ｈ回路１４とＳ／Ｈ
回路１６とは、信号ａを交互にサンプリングして、この
サンプリング後のレベルを保持する、レベル検出手段と
しての役割を果たしており、図３に示すように、信号ａ
にレベル変化が生じると、Ｓ／Ｈ回路１４，１６が出力
する信号ｈと信号ｉとには互いに電位差が生じることと
なる。

【００２１】ＯＰアンプ１８は、信号ｈと信号ｉとを差
動演算した信号ｊを出力する。ここで、ＯＰアンプ１８
のＤＣオフセット電圧は、電源電圧（本実施例では５
Ｖ）の１／２（２．５Ｖ）に設定されており、信号ｈ＞
信号ｉならばＯＰアンプ１８から出力される信号ｊは
２．５Ｖ以上となり、逆に、信号ｈ＜信号ｉならばＯＰ
アンプ１８から出力される信号ｊは２．５Ｖ以下とな
る。

【００２２】そして、コンパレータ２０，２２は、この
ように出力された信号ｊを所定のしきい値Ｖth1 ，Ｖth
2 と大小比較する。即ち、ＯＰアンプ１８とコンパレー
タ２０，２２とが、比較手段としての役割を果たしてい
る。ここで、しきい値Ｖth1 ，Ｖth2 の電位差をヒステ
リシス電圧Ｖｈとすると、しきい値Ｖth1 ，Ｖth2 とＯ
Ｐアンプ１８のオフセット電圧（２．５Ｖ）との関係
は，Ｖth1 ＝２．５＋Ｖｈ／２（Ｖ），Ｖth2 ＝２．５
−Ｖｈ／２（Ｖ）のようになる。従って、図３に示すよ
うに、信号ａのレベルにほとんど変化がなく、信号ｈと
信号ｉとの電位差がＶｈ／２以下ならば、コンパレータ
２０，２２の出力信号ｋ，ｌは、共にLow レベルとな
り、信号ａのレベルが変化して信号ｈと信号ｉとの電位
差がＶｈ／２以上となり、信号ｈ＞信号ｉであると、コ
ンパレータ２０の出力信号ｋがHighレベルになり、逆
に、信号ｈ＜信号ｉであると、コンパレータ２２の出力
信号ｌがHighレベルになる。尚、コンパレータ２０，２
２の出力信号ｋ，ｌが同時にHighレベルになることはな
い。

【００２３】立ち上がり検出回路２６と立ち下がり検出
回路２８は、コンパレータ２０，２２の出力信号ｋ，ｌ
と、識別信号ｅ，ｆと、判定タイミング信号ｇとから、
夫々、信号ａの立ち上がりと立ち下がりとを検出する。
まず、立ち上がり検出回路２６は、信号ａを最終にサン
プリングしたのがＳ／Ｈ回路１４（識別信号ｆがHighレ
ベル）でありコンパレータ２０の出力信号ｋがHighレベ
ルのとき、或は、信号ａを最終にサンプリングしたのが
Ｓ／Ｈ回路１６（識別信号ｅがHighレベル）でありコン
パレータ２２の出力信号ｌがHighレベルのときに、今回
サンプリングした信号ａの電圧が前回サンプリングした
信号ａの電圧よりもヒステリシス電圧Ｖｈの半分以上大
きくなったと判断し、判定タイミング信号ｇがHighレベ
ルのタイミングで、信号ａが立ち上がった旨を表わすパ
ルス信号ｍを出力する。尚、本実施例の立ち上がり検出
回路２６は、識別信号ｆ，信号ｋ，判定タイミング信号
ｇの論理積と、識別信号ｅ，信号ｌ，判定タイミング信
号ｇの論理積との論理和をとって、パルス信号ｍを出力
している。

【００２４】そして、このようにパルス信号ｍが出力さ
れると、タイミング制御回路１２は、直前にサンプリン
グを行った同じＳ／Ｈ回路１４，１６に信号ａを再度サ
ンプリングさせるべく、それに対応するサンプリング信
号ｃ，ｄの何れかを２連続で出力する。また、このとき
に、Ｓ／Ｒラッチ３４のＱ出力がLow レベルであれば、
カウンタ３０は、そのパルス信号ｍをカウントする。

【００２５】従って、図３に示すように、信号ａのレベ
ルが一定して上昇傾向にある場合には、立ち上がり検出
回路２６からパルス信号ｍが２回連続で出力されること
となり、これをカウンタ３０が２回連続でカウントする
と、カウンタ３０は、Ｓ／Ｒラッチ３４をセットするた
めの信号ｎをHighレベルで出力する。そして、この信号
ｎによりＳ／Ｒラッチ３４がセットされ、そのＱ出力で
ある信号ｑがLow レベルからHighレベルに反転すると、
デジタルバッファ３６からＭＰＵ６にHighレベルの信号
が出力されると共に、カウンタ３０が、ＯＲゲート３８
を介してクリアされ、信号ｎがLow レベルに戻る。

【００２６】次に、立ち下がり検出回路２８は、信号ａ
を最終にサンプリングしたのがＳ／Ｈ回路１４（識別信
号ｆがHighレベル）でありコンパレータ２２の出力信号
ｌがHighレベルのとき、或は、信号ａを最終にサンプリ
ングしたのがＳ／Ｈ回路１６（識別信号ｅがHighレベ
ル）でありコンパレータ２０の出力信号ｋがHighレベル
のときに、今回サンプリングした信号ａの電圧が前回サ
ンプリングした信号ａの電圧よりもヒステリシス電圧Ｖ
ｈの半分以上小さくなったと判断し、判定タイミング信
号ｇがHighレベルのタイミングで、信号ａが立ち下がっ
た旨を表わすパルス信号ｏを出力する。尚、本実施例の
立ち下がり検出回路２８は、識別信号ｆ，信号ｌ，判定
タイミング信号ｇの論理積と、識別信号ｅ，信号ｋ，判
定タイミング信号ｇの論理積との論理和をとって、パル
ス信号ｏを出力している。

【００２７】そして、このようにパルス信号ｏが出力さ
れたときにも、タイミング制御回路１２は、直前にサン
プリングを行った同じＳ／Ｈ回路１４，１６に信号ａを
再度サンプリングさせるべく、それに対応するサンプリ
ング信号ｃ，ｄの何れかを２連続で出力する。また、こ
のときに、Ｓ／Ｒラッチ３４のＱ出力がHighレベル、即
ちＱ出力の反転信号ｔがLow レベルであれば、カウンタ
３２は、そのパルス信号ｏをカウントする。

【００２８】従って、図３に示すように、信号ａのレベ
ルが一定して減少傾向にある場合にも、立ち下がり検出
回路２８からパルス信号ｏが２回連続で出力されること
となり、これをカウンタ３２が２回カウントすると、カ
ウンタ３２は、Ｓ／Ｒラッチ３４をリセットするための
信号ｐをHighレベルで出力する。そして、この信号ｐに
よりＳ／Ｒラッチ３４がリセットされ、そのＱ出力であ
る信号ｑがHighレベルからLow レベルに反転し、信号ｔ
がLow レベルからHighレベルに夫々反転すると、デジタ
ルバッファ３６からＭＰＵ６にLow レベルの信号が出力
されると共に、カウンタ３２が、ＯＲゲート４０を介し
てクリアされ、信号ｐがLow レベルに戻る。

【００２９】このように、立ち上がり検出回路２６、立
ち下がり検出回路２８、カウンタ３０，３２、及びＯＲ
ゲート３８，４０が、レベル変化判定手段としての役割
を果たしている。次に、このような受信装置１０の動作
の一例を図３に沿って説明する。

【００３０】まず、Ｓ／Ｈ回路１４，１６が、サンプリ
ング信号ｃ，ｄに基づいて信号ａを交互にサンプリング
するが、図３に示すように、信号ａが一定してLow レベ
ルのときには、Ｓ／Ｈ回路１４，１６の出力信号ｈ，ｉ
は共にLow レベルで一致しているため、ＯＰアンプ１８
の出力信号ｊはそのＤＣオフセット電圧（２．５Ｖ）を
示す。

【００３１】この状態で、送信装置８からの送信信号が
Low レベルからHighレベルに変化すると、伝送路２に起
因する伝搬遅延により信号ａのレベルが緩やかに上昇し
始め、その直後に、サンプリング信号ｄがHighレベルに
なると、Ｓ／Ｈ回路１６から、信号ａがそのまま信号ｉ
として出力されるため、信号ｈ＜信号ｉとなって、ＯＰ
アンプ１８の出力信号ｊの電圧が低下する。そして、信
号ｈと信号ｉとの電位差が所定のヒステリシス電圧Ｖｈ
の半分以上になると、ＯＰアンプ１８の出力信号ｊがし
きい値Ｖth2 以下となり、コンパレータ２２の出力信号
ｌがHighレベルとなる。

【００３２】その後、サンプリング信号ｄが、Highレベ
ルからLow レベルになると、Ｓ／Ｈ回路１６の出力信号
ｉは、そのときの信号ａのレベルで一定となり、立ち上
がり検出回路２６は、判定タイミング信号ｇがHighのタ
イミングで、カウンタ３０にパルス信号ｍを出力する。

【００３３】すると、タイミング制御回路１２により、
Ｓ／Ｈ回路１６が連続して信号ａをサンプリングするよ
うにサンプリング信号ｄが出力され、再びサンプリング
信号ｄがLow レベルになったときに、コンパレータ２２
の出力信号ｌが未だHighレベルであれば、立ち上がり検
出回路２６は、再度パルス信号ｍを出力する。

【００３４】そして、カウンタ３０は、立ち上がり検出
回路２６が出力したパルス信号ｍを２回カウントする
と、信号ｎを出力してＳ／Ｒラッチ３４をセットさせ、
このＳ／Ｒラッチ３４のＱ出力の信号ｑがデジタルバッ
ファ３６を介してＭＰＵ６に出力される。尚、Ｓ／Ｒラ
ッチ３４がセットされると、カウンタ３０はリセットさ
れる。

【００３５】その後は、信号ａが非常に緩やかに上昇す
るか或は一定電圧となるため、再び、Ｓ／Ｈ回路１４，
１６により信号ａを交互にサンプリングする状態が続
き、ＯＰアンプ１８の出力電圧ｊは、しきい値Ｖth1 ，
Ｖth2 の範囲内で変移するだけであるため、立ち上がり
検出回路２６，立ち下がり検出回路２８は作動せずに、
Ｓ／Ｒラッチ３４はその状態を保持する。

【００３６】一方、送信装置８からの送信信号がHighレ
ベルからLow レベルに変化すると、伝送路２に起因する
伝搬遅延により信号ａのレベルが緩やかに下降し始め、
その直後に、サンプリング信号ｃがHighレベルになる
と、Ｓ／Ｈ回路１４から、信号ａがそのまま信号ｈとし
て出力されるため、信号ｈ＜信号ｉとなって、ＯＰアン
プ１８の出力信号ｊの電圧が低下する。そして、信号ｈ
と信号ｉとの電位差が所定のヒステリシス電圧Ｖｈの半
分以上になると、ＯＰアンプ１８の出力信号ｊがしきい
値Ｖth2 以下となり、コンパレータ２２の出力信号ｌが
Highレベルとなる。

【００３７】その後、サンプリング信号ｃが、Highレベ
ルからLow レベルになると、Ｓ／Ｈ回路１４の出力信号
ｈは、そのときの信号ａのレベルで一定となり、立ち下
がり検出回路２８は、判定タイミング信号ｇがHighのタ
イミングで、カウンタ３２にパルス信号ｏを出力する。

【００３８】すると、タイミング制御回路１２により、
Ｓ／Ｈ回路１４が連続して信号ａをサンプリングするよ
うにサンプリング信号ｃが出力され、再びサンプリング
信号ｃがLow レベルになったときに、コンパレータ２２
の出力信号ｌが未だHighレベルであれば、立ち下がり検
出回路２８は、再度パルス信号ｏを出力する。

【００３９】そして、カウンタ３２は、立ち下がり検出
回路２８が出力したパルス信号ｏを２回カウントする
と、信号ｐを出力してＳ／Ｒラッチ３４をリセットさ
せ、このＳ／Ｒラッチ３４のＱ出力の信号ｑがデジタル
バッファ３６を介してＭＰＵ６に出力される。尚、Ｓ／
Ｒラッチ３４がリセットされると、カウンタ３２はリセ
ットされる。

【００４０】尚、図３に示した動作の一例は、信号ａ
を、Ｓ／Ｈ回路１６によりサンプリングしたときに立ち
上がりを検出し、Ｓ／Ｈ回路１４によりサンプリングし
たときに立ち下がりを検出した場合のものであったが、
信号ａの立ち上がり及び立ち下がりは、前述したよう
に、Ｓ／Ｈ回路１４，１６による何れのサンプリング時
にでも同様に検出される。

【００４１】ここで、カウンタ３０，３２により、パル
ス信号ｍ，ｏが、夫々、２回連続してカウントされたと
きのみ、Ｓ／Ｒラッチ３４のＱ出力を反転させるように
しているのは、信号ａに混入した単発的なノイズを除去
し、そのノイズがＭＰＵ６に出力されないようにするた
めである。

【００４２】そこで以下に、信号ａに混入したノイズを
除去するために受信装置１０で行われる所謂フィルタリ
ング動作について、図４を用いて簡単に説明する。図４
に示すように、信号ａのレベルがノイズによって上昇
し、カウンタ３０から１回目のパルス信号ｍが出力され
るまでは、図３の場合と全く同様である。

【００４３】しかし、この場合には、図４に示すよう
に、その次に連続してサンプリング信号ｄがHighレベル
になったときに、既に信号ａはレベルダウンしているた
め、ＯＰアンプ１８の出力信号ｊは、中間電位（２．５
Ｖ）を示すこととなり、コンパレータ２０，２２の出力
信号ｋ，ｌは共にLow レベルとなる。

【００４４】ここで、立ち上がり検出回路２６は、２回
目にパルス信号ｍを出力すべき判定タイミングで、引続
き信号ｌがHighレベルでないときに、クリア信号ｒをＯ
Ｒゲート３８に出力してカウンタ３０をクリアするよう
になっている。この結果、初回の立ち上がり検出による
カウンタ３０の値がリセットされ、立ち上がり判定は再
度やり直しとなり、ノイズよる影響を完全に除去するこ
とができるようになる。そして、このようなノイズ除去
のためのフィルタリング動作は、信号ａの立ち下がりを
検出するときにも同様に行われる。

【００４５】尚、図４において表されているノイズが消
滅した後の動作は、信号ａの立ち上がりが、Ｓ／Ｈ回路
１４によりサンプリングしたときに検出された場合のも
のである。また、上述のように、信号ａの立ち上がり及
び立ち下がりを検出したときに、同じＳ／Ｈ回路１４，
１６により、２回連続で信号ａをサンプリングするよう
にしているのは、例えば、図５に示すように、信号ａの
立ち上がり及び立ち下がりが、Ｓ／Ｈ回路１４，１６に
よるサンプリング周期、（本実施例では、基本クロック
ｂの２周期）よりも十分に早い場合にでも、上述したノ
イズ除去のためのフィルタリング動作が確実に行えるよ
うにするためである。

【００４６】つまり、図５（Ａ）に示すように、サンプ
リング信号ｃ，ｄを絶えず交互に出力するように構成す
ると、信号ａが急峻に立ち上がった場合に、２回目にパ
ルス信号ｍ，ｏを出力すべき判定タイミングでは、Ｓ／
Ｈ回路１４，１６の出力信号ｈ，ｉに電位差が得られ
ず、１回の判定しかできなくなるからである。

【００４７】これに対して、図５（Ｂ）に示すように、
最初に信号ａの立ち上がり及び立ち下がりを判定したと
きに、同じＳ／Ｈ回路１４，１６に連続して信号ａをサ
ンプリングさせれば、２回目の判定タイミングにおいて
も、信号ｈと信号ｉとの電位差が十分に得られることと
なり、複数回の判定機会が得られ、確実なフィルタリン
グ動作が行えるようになるのである。

【００４８】尚、このように、ノイズ除去のために行わ
れる同じＳ／Ｈ回路１４，１６での連続のサンプリング
回数、及びカウンタ３０，３２でのカウント回数は、２
回に限られるものではなく、除去したいノイズや波形整
形に要する時間等を考慮して適宜設定することができ
る。

【００４９】以上説明したように、本実施例の受信装置
１０は、各ノード４の送信装置８により伝送路２に送出
された信号ａを、アナログバッファ１１を介して受信
し、出力信号としてのＳ／Ｒラッチ３４のＱ出力がLow
レベルで、且つ、信号ａのレベルが、Ｓ／Ｈ回路１４，
１６によるサンプリング周期、即ちサンプリング信号
ｃ，ｄの相互周期（基本クロックｂの２周期）の間に、
ヒステリシス電圧Ｖｈの半分（Ｖｈ／２）よりも大きく
増加したときに、信号ａが立ち上がったと判定し、逆
に、Ｓ／Ｒラッチ３４のＱ出力がHighレベルで、且つ、
サンプリング周期の間に、信号ａのレベルがＶｈ／２よ
りも大きく減少したときに、信号ａが立ち下がったと判
定するように構成されいる。

【００５０】従って、本実施例の受信装置１０によれ
ば、送信装置８が送信する元の送信信号の立ち上がり及
び立ち下がりに対して比較的速やかに現れる信号ａのレ
ベルの増加及び減少傾向をいち早く捉えることができ、
伝送路２中の浮遊容量が大きくなって、信号ａの立ち上
がり及び立ち下がりが大きく鈍っても、それを、送信装
置８が送信した元の送信信号のパルス幅とほぼ同一のパ
ルス幅に波形整形することができる。よって、本実施例
の受信装置１０を用いれば、通信が実現可能な伝送路長
及び通信速度の限界値を向上させることができると共
に、通信動作を伝送路２上の伝搬遅延に対して影響され
難くすることができることから、伝送路２から放射され
るノイズ低減や伝送路２へ混入するノイズ低減のための
ＥＭＩフィルタ等を伝送路２に挿入して、十分なノイズ
対策を施すことができるようになる。

【００５１】また、本実施例の受信装置１０において
は、信号ａの立ち上がり及び立ち下がりを連続して判定
したときに、Ｓ／Ｒラッチ３４のＱ出力を反転させるよ
うにしているため、伝送路２上に発生した単発的なノイ
ズがＭＰＵ６に出力されることを防止することができ
る。

【００５２】尚、上記第１実施例の受信装置１０は、単
線からなる伝送路２を用いて多重通信を行う場合のもの
であったが、本発明は、このような単線の伝送路２以外
にも適用することができる。そこで、以下に、第２実施
例として、ツイストペア線等により形成した所謂平衡型
伝送路を用いて多重通信を行う場合の受信装置につい
て、図６を用いて簡単に説明する。尚、図６は、第２実
施例の多重通信システムにおける受信装置４２の構成を
表わす構成図である。

【００５３】図６に示すように、本実施例における多重
通信システムの構成は、ツイストペア線を伝送路４４と
して用い、各ノードの送信装置が、各単線４４ａ，４４
ｂに、振幅が同一で逆位相のデジタル信号を送出する点
のみ第１実施例の場合と異なる。そして、受信装置４２
は、各単線４４ａ，４４ｂ上の通信信号を、夫々コンデ
ンサ４６ａ，４６ｂを介して微分波形のパルス信号とし
て受信する。

【００５４】受信装置４２の構成は、アナログバッファ
１１の代わりに、ＤＣバイアス回路４８及びＯＰアンプ
５０を設けた点以外は、図２に示した第１実施例の受信
装置１０と概ね同じである。そして、ＤＣバイアス回路
４８により、コンデンサ４６ａ，４６ｂからの各パルス
信号に、所定電圧（本実施例では電源電圧の１／２、即
ち２．５Ｖ）のＤＣバイアスをかけ、その各信号をＯＰ
アンプ５０により差動演算してＳ／Ｈ回路１４，１６に
入力させる。尚、このように２．５ＶのＤＣバイアスを
かけているのは、マイナス電源を設けることなく回路を
構成するためである。

【００５５】このように構成された受信装置４２におい
ても、第１実施例の受信装置１０と全く同様に、Ｓ／Ｈ
回路１４，１６により、ＯＰアンプ５０の出力信号ｕを
基本クロックｂの２周期の間隔で交互にサンプリング
し、ＯＰアンプ１８、コンパレータ２０，２２、立ち上
がり検出回路２６、及び立ち下がり検出回路２８によ
り、信号ｕのレベルが所定値以上変化したことを検出す
ると共に、この検出が２回連続で行われたタイミングで
Ｓ／Ｒラッチ３４のＱ出力を反転させることにより、デ
ジタルバッファ３６から波形整形後の信号を出力する。

【００５６】尚、本実施例の多重通信システムにおい
て、受信装置４２は、伝送路４４上の通信信号を、夫々
コンデンサ４６ａ，４６ｂを介して受信するように構成
されているため、例えば、伝送路４４の一方が電源のプ
ラス側或はマイナス側に短絡してＤＣ的に安定してしま
っても、そのＤＣ的な影響を排除して、もう一方の伝送
路４４の信号だけで通信をすることができる。この場
合、ＯＰアンプ５０の出力信号ｕのレベル変化は、伝送
路４４が正常な場合に比べて半減することになるが、後
段の処理回路のサンプリング周期やヒステリシス電圧Ｖ
ｈを予め最適に設定しておくことにより正確な波形整形
が可能である。

【００５７】また、本実施例の受信装置４２では、Ｓ／
Ｒラッチ３４のＱ出力がHighレベルのときにイネーブル
状態にされ基本クロックｂを所定回数だけカウントした
らその出力信号ｖをHighレベルにするタイムアウトカウ
ンタ５２と、その出力信号ｖとカウンタ３２の出力信号
ｐとの論理和をとってＳ／Ｒラッチ３４をリセットする
ＯＲゲート５４とを追加して設けている。

【００５８】これは、伝送路４４ａが電源のプラス側に
又は伝送路４４ｂがＧＮＤ側に短絡した場合に、通信信
号が立ち上がったと検出される場合があり、これによっ
てＳ／Ｒラッチ３４がセットされ、ＭＰＵ６にHighレベ
ルの信号が出力されたままになる虞があるからであり、
このようなタイムアウトカウンタ５２とＯＲゲート５４
を設けることにより、Ｓ／Ｒラッチ３４のＱ出力が所定
時間以上Highレベルのままであるときに、強制的にその
Ｓ／Ｒラッチ３４をリセットして、デジタルバッファ３
６からそれ以上Highレベルの信号が出力されないように
しているのである。

【００５９】尚、以上説明した第１及び第２実施例の受
信装置１０，４２は、具体的な回路で構成したものであ
ったが、受信装置１０，４２はマイクロコンピュータ等
の制御装置を中心に構成してもよい。この場合、例え
ば、図２及び図６において、タイミング制御回路１２、
判定タイミング生成回路２４、立ち上がり／立ち下がり
検出回路２６，２８、及びカウンタ３０，３２等が行う
機能をマイクロコンピュータにより一括して処理させる
構成が考えられる。

【００６０】

【発明の効果】以上説明したように、本発明のデジタル
信号の受信装置においては、送信装置が送信する元の送
信信号の立ち上がり及び立ち下がりに対して比較的速や
かに現れる受信したデジタル信号におけるレベルの増加
及び減少傾向をいち早く捉えることによって、受信した
デジタル信号を波形整形するようにしている。

【００６１】従って、本発明のデジタル信号の受信装置
によれば、伝送路中の浮遊容量が大きくなって、受信さ
れるデジタル信号の立ち上がり及び立ち下がりが大きく
鈍っても、その受信デジタル信号を、送信装置が送信し
た元の送信信号のパルス幅とほぼ同一のパルス幅に波形
整形することができるため、通信が実現可能な伝送路長
及び通信速度の限界値を向上させることができる。

【００６２】そして、このように、通信動作を伝送路上
の伝搬遅延に対して影響され難くすることができること
から、伝送路から放射されるノイズ低減や伝送路へ混入
するノイズ低減のためのＥＭＩフィルタ等を伝送路に挿
入して、十分なノイズ対策を施すことができるようにな
る。

【図面の簡単な説明】

【図１】 第１実施例における多重通信システムの構成
を表わす概略構成図である。

【図２】 第１実施例における受信装置の構成を表わす
構成図である。

【図３】 第１実施例における受信装置の動作を説明す
るタイムチャートである。

【図４】 受信装置のフィルタリング動作を説明するタ
イムチャートである。

【図５】 受信装置のサンプリング動作を説明するタイ
ムチャートである。

【図６】 第２実施例の多重通信システムにおける受信
装置の構成を表わす構成図である。

【図７】 従来の受信装置における問題点を説明する説
明図である。

【符号の説明】

２，４４…伝送路 ４…ノード ８
…送信装置 １０，４２…受信装置 １２…タイミング制
御回路 １４，１６…サンプルホールド回路（Ｓ／Ｈ回路） １８…ＯＰアンプ ２０，２２…コンパ
レータ ２６…立ち上がり検出回路 ２８…立ち下がり検
出回路 ３４…Ｓ／Ｒラッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部から送信されたデジタル信号を受信
   し、該受信したデジタル信号を波形整形して出力する受
   信装置において、 前記受信したデジタル信号のレベルを、時系列的に夫々
   異なるタイミングで検出するレベル検出手段と、 該レベル検出手段により検出された信号レベルの今回値
   と前回値との差の絶対値と、予め設定された所定値とを
   大小比較する比較手段と、 該比較手段により前記差の絶対値が前記所定値よりも大
   きいと判断された場合において、前記今回値が前記前回
   値よりも大きいときに、前記受信したデジタル信号の立
   ち上がりを判定し、前記今回値が前記前回値よりも小さ
   いときに、前記受信したデジタル信号の立ち下がりを判
   定するレベル変化判定手段と、 該レベル変化判定手段により前記受信したデジタル信号
   の立ち上がりが判定されると前記出力信号をHighレベル
   に反転し、立ち下がりが判定されると前記出力信号をLo
   w レベルに反転する出力手段と、 を備えたことを特徴とするデジタル信号の受信装置。