JP2531446B2 - クロック監視回路 - Google Patents
クロック監視回路Info
- Publication number
- JP2531446B2 JP2531446B2 JP5213283A JP21328393A JP2531446B2 JP 2531446 B2 JP2531446 B2 JP 2531446B2 JP 5213283 A JP5213283 A JP 5213283A JP 21328393 A JP21328393 A JP 21328393A JP 2531446 B2 JP2531446 B2 JP 2531446B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- period
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロックが正常であるか
どうかを監視するクロック監視回路に関し、特に網同期
確立のために受信する同期用基準クロックの監視に適す
るクロック監視回路に関する。
どうかを監視するクロック監視回路に関し、特に網同期
確立のために受信する同期用基準クロックの監視に適す
るクロック監視回路に関する。
【０００２】
【従来の技術】従来のこの種の監視回路について、図３
に示すクロック監視回路の回路図と、図４に示すこのク
ロック監視回路の動作を説明するためのタイミングチャ
ートとを併せ参照して説明する。
に示すクロック監視回路の回路図と、図４に示すこのク
ロック監視回路の動作を説明するためのタイミングチャ
ートとを併せ参照して説明する。
【０００３】このクロック監視回路は、７４ＬＳ１２
２，７４ＬＳ１２３等の型番を持ち、Ｒｅｔｒｉｇｇｌ
ｅ Ｍｏｎｏｓｔａｂｌｅ Ｍｕｌｔｉｖｉｂｒａｔｏ
ｒという名称を有する集積回路（ＩＣ）２０１を使用す
る。このクロック監視回路は、ＩＣ２０１のＲ／Ｃ端子
と接地電位としたＣｅｘｔ端子との間に容量値Ｃのコン
デンサＣ１を、上記Ｒ／Ｃ端子と＋５Ｖ電源との間に抵
抗値Ｒの抵抗器Ｒ１を接続している。また、ＩＣ２０１
は、Ａ入力端子は接地し、Ｃｌｅａｒ端子には＋５Ｖ電
源を供給している。監視すべき基準クロックＳ２１は、
ＩＣ２０１のＢ入力端子に供給され、監視結果の出力信
号Ｓ２２はＱ端子に出力される。
２，７４ＬＳ１２３等の型番を持ち、Ｒｅｔｒｉｇｇｌ
ｅ Ｍｏｎｏｓｔａｂｌｅ Ｍｕｌｔｉｖｉｂｒａｔｏ
ｒという名称を有する集積回路（ＩＣ）２０１を使用す
る。このクロック監視回路は、ＩＣ２０１のＲ／Ｃ端子
と接地電位としたＣｅｘｔ端子との間に容量値Ｃのコン
デンサＣ１を、上記Ｒ／Ｃ端子と＋５Ｖ電源との間に抵
抗値Ｒの抵抗器Ｒ１を接続している。また、ＩＣ２０１
は、Ａ入力端子は接地し、Ｃｌｅａｒ端子には＋５Ｖ電
源を供給している。監視すべき基準クロックＳ２１は、
ＩＣ２０１のＢ入力端子に供給され、監視結果の出力信
号Ｓ２２はＱ端子に出力される。
【０００４】このクロック監視回路は、アラーム条件，
例えば基準クロックＳ２１が１０クロック周期連続して
断になると異常と判定するという条件に基づいて、容量
値Ｃおよび抵抗値Ｒを決定する。この条件において、Ｉ
Ｃ２０１は、基準クロックＳ２１の１クロック入力に対
し、パルス幅ｔｗ（＝ｋ×Ｃ×Ｒ：ｋは係数）の出力信
号Ｓ２２を生じる。
例えば基準クロックＳ２１が１０クロック周期連続して
断になると異常と判定するという条件に基づいて、容量
値Ｃおよび抵抗値Ｒを決定する。この条件において、Ｉ
Ｃ２０１は、基準クロックＳ２１の１クロック入力に対
し、パルス幅ｔｗ（＝ｋ×Ｃ×Ｒ：ｋは係数）の出力信
号Ｓ２２を生じる。
【０００５】いま、ＩＣ２０１のＢ端子に基準クロック
Ｓ２１が供給されると、この基準クロックＳ２１の立ち
上りごとに、ＩＣ２０１はＱ端子に新たにパルス幅ｔｗ
だけ論理レベル“１”を保持させる。基準クロックＳ２
１がＩＣ２０１に連続して入力されると、Ｑ端子は論理
レベル“１”の状態を継続させる。逆に、基準クロック
Ｓ２１がＩＣ２０１に入力されず、図４に示すように、
基準クロックＳ２１の最後の入力後、時間ｔｗが経過す
ると、Ｑ端子に生じる出力信号Ｓ２２は論理レベル
“０”となり、基準クロックＳ２１の断検出がなされた
ことになる。
Ｓ２１が供給されると、この基準クロックＳ２１の立ち
上りごとに、ＩＣ２０１はＱ端子に新たにパルス幅ｔｗ
だけ論理レベル“１”を保持させる。基準クロックＳ２
１がＩＣ２０１に連続して入力されると、Ｑ端子は論理
レベル“１”の状態を継続させる。逆に、基準クロック
Ｓ２１がＩＣ２０１に入力されず、図４に示すように、
基準クロックＳ２１の最後の入力後、時間ｔｗが経過す
ると、Ｑ端子に生じる出力信号Ｓ２２は論理レベル
“０”となり、基準クロックＳ２１の断検出がなされた
ことになる。
【０００６】
【発明が解決しようとする課題】この従来のクロック監
視回路では、基準クロックの入力異常，波形劣化等に伴
う上記基準クロックの余剰，欠落等が生じても、パルス
幅ｔｗで示される一定周期内に正常な上記基準クロック
が入力されればクロック断の検出はされない。つまり、
パルス幅ｔｗで示される一定周期内に、１つでも上記基
準クロックの立ち上りが上記クロック監視回路の入力端
に存在すると、上記基準クロックの断検出が行われな
い。従って、このクロック監視回路は、入力異常、波形
劣化に伴う上記基準クロックの余剰、欠落を検出できな
いという欠点があった。
視回路では、基準クロックの入力異常，波形劣化等に伴
う上記基準クロックの余剰，欠落等が生じても、パルス
幅ｔｗで示される一定周期内に正常な上記基準クロック
が入力されればクロック断の検出はされない。つまり、
パルス幅ｔｗで示される一定周期内に、１つでも上記基
準クロックの立ち上りが上記クロック監視回路の入力端
に存在すると、上記基準クロックの断検出が行われな
い。従って、このクロック監視回路は、入力異常、波形
劣化に伴う上記基準クロックの余剰、欠落を検出できな
いという欠点があった。
【０００７】
【課題を解決するための手段】本発明のクロック監視回
路は、供給されるクロックが正常であるかどうかを監視
するクロック監視回路であって、繰り返し周波数が前記
クロックの繰り返し周波数の２倍以上のサンプリング信
号を発生するサンプリング信号発生回路と、周期ｔの監
視周期信号と前記周期ｔのｎ（ｎは１以上の整数）倍の
周期Ｔを有する判定周期信号とを前記サンプリング信号
に同期して生じる監視周期信号発生回路と、前記周期ｔ
時間中において前記クロックの第一の論理レベルが占め
る時間を前記サンプリング信号によるサンプリングによ
って計数しこの計数結果が予め定めた第一の値を超える
と第一の計数結果信号を生じる第一の計数回路と、前記
周期ｔ時間中において前記クロックの第二の論理レベル
が占める時間を前記サンプリング信号によるサンプリン
グによって計数しこの計数結果が予め定めた第二の値を
超えると第二の計数結果信号を生じる第二の計数回路
と、前記周期ｔ時間中において前記クロックの第二の論
理レベルから第一の論理レベルへ変化する立ち上り点を
計数しこの計数結果が予め定めた第三の値を超えると第
三の計数結果信号を出力する立ち上り回数計数回路と、
前記第一の計数結果信号，前記第二の計数結果信号およ
び前記第三の計数結果信号のいずれかが生じると前記ク
ロックを異常と判定する判定結果信号を生じる判定回路
とを備える。
路は、供給されるクロックが正常であるかどうかを監視
するクロック監視回路であって、繰り返し周波数が前記
クロックの繰り返し周波数の２倍以上のサンプリング信
号を発生するサンプリング信号発生回路と、周期ｔの監
視周期信号と前記周期ｔのｎ（ｎは１以上の整数）倍の
周期Ｔを有する判定周期信号とを前記サンプリング信号
に同期して生じる監視周期信号発生回路と、前記周期ｔ
時間中において前記クロックの第一の論理レベルが占め
る時間を前記サンプリング信号によるサンプリングによ
って計数しこの計数結果が予め定めた第一の値を超える
と第一の計数結果信号を生じる第一の計数回路と、前記
周期ｔ時間中において前記クロックの第二の論理レベル
が占める時間を前記サンプリング信号によるサンプリン
グによって計数しこの計数結果が予め定めた第二の値を
超えると第二の計数結果信号を生じる第二の計数回路
と、前記周期ｔ時間中において前記クロックの第二の論
理レベルから第一の論理レベルへ変化する立ち上り点を
計数しこの計数結果が予め定めた第三の値を超えると第
三の計数結果信号を出力する立ち上り回数計数回路と、
前記第一の計数結果信号，前記第二の計数結果信号およ
び前記第三の計数結果信号のいずれかが生じると前記ク
ロックを異常と判定する判定結果信号を生じる判定回路
とを備える。
【０００８】前記クロック監視回路は、前記判定回路
が、前記周期ｔを計数単位とするとともに前記ｎを２以
上とする前記周期Ｔ時間中において前記異常が連続発生
するかまたは複数回発生すると前記判定結果信号を生じ
る構成を採ることができる。
が、前記周期ｔを計数単位とするとともに前記ｎを２以
上とする前記周期Ｔ時間中において前記異常が連続発生
するかまたは複数回発生すると前記判定結果信号を生じ
る構成を採ることができる。
【０００９】また、本発明のクロック監視回路は、供給
されるクロックが正常であるかどうかを監視するクロッ
ク監視回路であって、繰り返し周波数が前記クロックの
繰り返し周波数の２倍以上のサンプリング信号を発生す
るサンプリング信号発生回路と、周期ｔの監視周期信号
と前記周期ｔのｎ（ｎは１以上の整数）倍の周期Ｔを有
する判定周期信号とを前記サンプリング信号に同期して
生じる監視周期信号発生回路と、前記周期ｔ時間中にお
いて前記クロックの論理レベル“１”が占める時間を前
記サンプリング信号によるサンプリングによって計数し
この計数結果が予め定めた第一の値を超えると第一の計
数結果信号を生じる第一の計数回路と、前記クロックの
極性を反転させて反転クロックを生じる反転回路と、前
記周期ｔ時間中において前記反転クロックの論理レベル
“１”が占める時間を前記サンプリング信号によるサン
プリングによって計数しこの計数結果が予め定めた第二
の値を超えると第二の計数結果信号を生じる第二の計数
回路と、前記周期ｔ時間中において前記クロックの論理
レベル“０”から論理レベル“１”へ変化する立ち上り
点を計数しこの計数結果が予め定めた第三の値を超える
と第三の計数結果信号を生じる立ち上り回数計数回路
と、前記第一の計数結果信号，前記第二の計数結果信号
および前記第三の計数結果信号の論理和をとる論理和回
路と、前記周期ｔを計数単位とするとともに前記ｎを２
以上とする前記周期Ｔ時間中において前記論理和の論理
和レベル“１”が連続発生するかまたは複数回発生する
と前記クロックを異常と判定する判定結果信号を生じる
判定回路とを備える。
されるクロックが正常であるかどうかを監視するクロッ
ク監視回路であって、繰り返し周波数が前記クロックの
繰り返し周波数の２倍以上のサンプリング信号を発生す
るサンプリング信号発生回路と、周期ｔの監視周期信号
と前記周期ｔのｎ（ｎは１以上の整数）倍の周期Ｔを有
する判定周期信号とを前記サンプリング信号に同期して
生じる監視周期信号発生回路と、前記周期ｔ時間中にお
いて前記クロックの論理レベル“１”が占める時間を前
記サンプリング信号によるサンプリングによって計数し
この計数結果が予め定めた第一の値を超えると第一の計
数結果信号を生じる第一の計数回路と、前記クロックの
極性を反転させて反転クロックを生じる反転回路と、前
記周期ｔ時間中において前記反転クロックの論理レベル
“１”が占める時間を前記サンプリング信号によるサン
プリングによって計数しこの計数結果が予め定めた第二
の値を超えると第二の計数結果信号を生じる第二の計数
回路と、前記周期ｔ時間中において前記クロックの論理
レベル“０”から論理レベル“１”へ変化する立ち上り
点を計数しこの計数結果が予め定めた第三の値を超える
と第三の計数結果信号を生じる立ち上り回数計数回路
と、前記第一の計数結果信号，前記第二の計数結果信号
および前記第三の計数結果信号の論理和をとる論理和回
路と、前記周期ｔを計数単位とするとともに前記ｎを２
以上とする前記周期Ｔ時間中において前記論理和の論理
和レベル“１”が連続発生するかまたは複数回発生する
と前記クロックを異常と判定する判定結果信号を生じる
判定回路とを備える。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示すブロック図
である。
である。
【００１２】このクロック監視回路の受信回路１０１
は、網同期を確立するための基準クロック発生装置（図
示せず）から供給される基準クロックＳ１を受信し、基
準クロックＳ１を波形整形した受信クロックＳ２を出力
する。受信クロックＳ２は、“１”および“０”二つの
論理レベルを有する。また、サンプリング信号発生回路
１０２は、受信クロックＳ２の２倍以上の繰り返し周波
数を有するサンプリング信号Ｓ３を生じる。このサンプ
リング信号Ｓ３は監視周期信号発生回路１０３に供給さ
れ、監視周期信号発生回路１０３は、周期ｔの監視周期
信号Ｓ４と、周期ｔのｎ（ｎ）倍の周期Ｔを有する判定
周期信号Ｓ５とを生じる。なお、この実施例のクロック
監視回路では、ｎを２以上としている。
は、網同期を確立するための基準クロック発生装置（図
示せず）から供給される基準クロックＳ１を受信し、基
準クロックＳ１を波形整形した受信クロックＳ２を出力
する。受信クロックＳ２は、“１”および“０”二つの
論理レベルを有する。また、サンプリング信号発生回路
１０２は、受信クロックＳ２の２倍以上の繰り返し周波
数を有するサンプリング信号Ｓ３を生じる。このサンプ
リング信号Ｓ３は監視周期信号発生回路１０３に供給さ
れ、監視周期信号発生回路１０３は、周期ｔの監視周期
信号Ｓ４と、周期ｔのｎ（ｎ）倍の周期Ｔを有する判定
周期信号Ｓ５とを生じる。なお、この実施例のクロック
監視回路では、ｎを２以上としている。
【００１３】受信クロックＳ２とサンプリング信号Ｓ３
と監視周期信号Ｓ４とは第一の計数回路１０４に供給さ
れる。計数回路１０４は、監視周期信号Ｓ４の一監視周
期ｔ時間ごとに、受信クロックＳ２における論理レベル
“１”の占める時間（割合）をサンプリング信号Ｓ３の
サンプリングによって計数し、この計数結果が予め定め
た第一の値を超えると、第一の計数結果信号Ｓ７を論理
レベル“１”で出力する。
と監視周期信号Ｓ４とは第一の計数回路１０４に供給さ
れる。計数回路１０４は、監視周期信号Ｓ４の一監視周
期ｔ時間ごとに、受信クロックＳ２における論理レベル
“１”の占める時間（割合）をサンプリング信号Ｓ３の
サンプリングによって計数し、この計数結果が予め定め
た第一の値を超えると、第一の計数結果信号Ｓ７を論理
レベル“１”で出力する。
【００１４】また、受信クロックＳ２は、反転回路１０
５で極性を反転され、反転クロックＳ６になる。反転ク
ロックＳ６とサンプリング信号Ｓ３と監視周期信号Ｓ４
とは第二の計数回路１０６に供給される。計数回路１０
６は、監視周期信号Ｓ４が示す周期ｔ時間ごとに、反転
クロックＳ６の論理レベル“１”の占める時間（割
合），即ち受信クロックＳ２の論理レベル“０”の占め
る時間をサンプリング信号Ｓ３を用いて計数し、この計
数結果が予め定めた第二の値を超えると、第二の計数結
果信号Ｓ８を論理レベル“１”で出力する。
５で極性を反転され、反転クロックＳ６になる。反転ク
ロックＳ６とサンプリング信号Ｓ３と監視周期信号Ｓ４
とは第二の計数回路１０６に供給される。計数回路１０
６は、監視周期信号Ｓ４が示す周期ｔ時間ごとに、反転
クロックＳ６の論理レベル“１”の占める時間（割
合），即ち受信クロックＳ２の論理レベル“０”の占め
る時間をサンプリング信号Ｓ３を用いて計数し、この計
数結果が予め定めた第二の値を超えると、第二の計数結
果信号Ｓ８を論理レベル“１”で出力する。
【００１５】また、受信クロックＳ２とサンプリング信
号Ｓ３と監視周期信号Ｓ４とは、立ち上り回数計数回路
１０７にも供給される。立ち上り回数計数回路１０７
は、周期ｔ時間ごとに、受信クロックＳ２が論理レベル
“０”から論理レベル“１”へ変化する立ち上り点の数
を計数し、この計数結果が予め定めた第三の値を超える
と、第三の計数結果信号Ｓ９を論理レベル“１”で出力
する。
号Ｓ３と監視周期信号Ｓ４とは、立ち上り回数計数回路
１０７にも供給される。立ち上り回数計数回路１０７
は、周期ｔ時間ごとに、受信クロックＳ２が論理レベル
“０”から論理レベル“１”へ変化する立ち上り点の数
を計数し、この計数結果が予め定めた第三の値を超える
と、第三の計数結果信号Ｓ９を論理レベル“１”で出力
する。
【００１６】計数結果信号Ｓ７とＳ８とＳ９は判定回路
１０８に供給される。判定回路１０８は、一周期ｔを演
算の時間的単位として、計数結果信号Ｓ７，計数結果信
号Ｓ８および計数結果信号Ｓ９について論理和演算を行
う。ここで、計数回路１０４，１０６および立ち上り回
数計数回路１０７の各各が、計数結果信号Ｓ７，Ｓ８お
よびＳ９の少くともいずれかを生じる（判定回路１０８
が少くとも一つの論理レベル“１”を受ける）ときに
は、後述するとおり、受信クロックＳ２の異常状態を示
している。判定回路１０８は、さらに判定周期信号Ｓ５
から得られる周期Ｔ時間中に上記論理和演算により認識
される上記受信クロックＳ２の異常が連続発生または複
数回発生すると、受信クロックＳ２が異常であると判定
し、判定結果信号Ｓ１０を出力する。なお、上記受信ク
ロックＳ２の異常が１回発生しても判定回路１０８が直
ちに判定結果信号Ｓ１０を出力しないのは受信クロック
Ｓ２の異常判定に慎重を期すためであり、勿論１回の受
信クロックＳ２の異常に対して判定結果信号Ｓ１０を発
生させてもよい。この場合には、監視周期信号発生回路
１０２の供給する判定周期信号Ｓ５の周期Ｔは監視周期
信号Ｓ４の周期ｎに等しくしてもよい。
１０８に供給される。判定回路１０８は、一周期ｔを演
算の時間的単位として、計数結果信号Ｓ７，計数結果信
号Ｓ８および計数結果信号Ｓ９について論理和演算を行
う。ここで、計数回路１０４，１０６および立ち上り回
数計数回路１０７の各各が、計数結果信号Ｓ７，Ｓ８お
よびＳ９の少くともいずれかを生じる（判定回路１０８
が少くとも一つの論理レベル“１”を受ける）ときに
は、後述するとおり、受信クロックＳ２の異常状態を示
している。判定回路１０８は、さらに判定周期信号Ｓ５
から得られる周期Ｔ時間中に上記論理和演算により認識
される上記受信クロックＳ２の異常が連続発生または複
数回発生すると、受信クロックＳ２が異常であると判定
し、判定結果信号Ｓ１０を出力する。なお、上記受信ク
ロックＳ２の異常が１回発生しても判定回路１０８が直
ちに判定結果信号Ｓ１０を出力しないのは受信クロック
Ｓ２の異常判定に慎重を期すためであり、勿論１回の受
信クロックＳ２の異常に対して判定結果信号Ｓ１０を発
生させてもよい。この場合には、監視周期信号発生回路
１０２の供給する判定周期信号Ｓ５の周期Ｔは監視周期
信号Ｓ４の周期ｎに等しくしてもよい。
【００１７】なお、本実施例のクロック監視回路は、全
ての信号処理をディジタル処理しており、ＬＳＩ化に適
していることはいうまでもない。
ての信号処理をディジタル処理しており、ＬＳＩ化に適
していることはいうまでもない。
【００１８】図２は本実施例における受信クロックＳ２
およびサンプリング信号Ｓ３のタイミングチャートであ
り、（ａ）は正常な受信クロックＳ２，（ｂ）は（ａ）
にサンプリング信号Ｓ３を重畳した図、（ｃ）は論理レ
ベル“０”の欠落状態にある受信クロックＳ２にサンプ
リング信号Ｓ３を重畳した図、（ｄ）余剰状態にある受
信クロックＳ２を示している。
およびサンプリング信号Ｓ３のタイミングチャートであ
り、（ａ）は正常な受信クロックＳ２，（ｂ）は（ａ）
にサンプリング信号Ｓ３を重畳した図、（ｃ）は論理レ
ベル“０”の欠落状態にある受信クロックＳ２にサンプ
リング信号Ｓ３を重畳した図、（ｄ）余剰状態にある受
信クロックＳ２を示している。
【００１９】図１および図２を参照すると、本実施例の
クロック監視回路は、監視信号Ｓ４の周期ｔを受信クロ
ックＳ２の１クロック周期にほぼ等しくしている。な
お、判定周期信号Ｓ５の周期Ｔは、周期ｔの２倍以上と
している。
クロック監視回路は、監視信号Ｓ４の周期ｔを受信クロ
ックＳ２の１クロック周期にほぼ等しくしている。な
お、判定周期信号Ｓ５の周期Ｔは、周期ｔの２倍以上と
している。
【００２０】また、第一の計数回路１０４は監視周期信
号Ｓ４で示す監視時間ｔ時間中に占める受信クロックＳ
２の論理レベル“１”の占有時間率が９５％を超えると
計数結果信号Ｓ７を出力する。第二の計数回路１０５で
は同じく周期ｔ時間中に占める受信クロックＳ２の論理
レベル“０”の占有時間率が９５％を超えると計数結果
信号Ｓ８を出力し、立ち上り回数計数回路１０７では同
じく周期ｔ時間中の立ち上り回数が２回以上になると計
数結果信号Ｓ９を出力する。
号Ｓ４で示す監視時間ｔ時間中に占める受信クロックＳ
２の論理レベル“１”の占有時間率が９５％を超えると
計数結果信号Ｓ７を出力する。第二の計数回路１０５で
は同じく周期ｔ時間中に占める受信クロックＳ２の論理
レベル“０”の占有時間率が９５％を超えると計数結果
信号Ｓ８を出力し、立ち上り回数計数回路１０７では同
じく周期ｔ時間中の立ち上り回数が２回以上になると計
数結果信号Ｓ９を出力する。
【００２１】（ａ）および（ｂ）に示す受信クロックＳ
２は、正常な状態にあり、周期ｔ時間中に占める論理レ
ベル“１”および論理レベル“０”の占有時間はそれぞ
れ計数結果信号Ｓ７および計数結果信号Ｓ８の出力条件
をともに満たしていない。しかし、（ｃ）に示す受信ク
ロックＳ２は論理レベル“１”の占有時間が９５％を越
えているので、（ｃ）の受信クロックＳ２を受けた計数
回路１０４はこの受信クロックＳ２が異常状態にあるこ
とを示す計数結果信号Ｓ７を出力する。
２は、正常な状態にあり、周期ｔ時間中に占める論理レ
ベル“１”および論理レベル“０”の占有時間はそれぞ
れ計数結果信号Ｓ７および計数結果信号Ｓ８の出力条件
をともに満たしていない。しかし、（ｃ）に示す受信ク
ロックＳ２は論理レベル“１”の占有時間が９５％を越
えているので、（ｃ）の受信クロックＳ２を受けた計数
回路１０４はこの受信クロックＳ２が異常状態にあるこ
とを示す計数結果信号Ｓ７を出力する。
【００２２】立ち上り回数計数回路１０７は、受信クロ
ックＳ２の論理レベル“０”から論理レベル“１”に変
化する立ち上り点（▽印で示す点）を計数する機能を持
っている。先に説明した計数回路１０４および１０６
は、（ｄ）に示す受信クロックＳ２を受信しても、この
受信クロックＳ２が計数結果信号Ｓ７および計数結果信
号Ｓ８を出力する条件をともに満たしていないので、こ
の受信クロックＳ２を異常と判定することはできない。
しかし、立ち上り回数計数回路１０７は、（ｄ）に示す
受信クロックＳ２を受信すると、この受信クロックＳ２
の立ち上り回数が周期ｔ時間内に２回以上であることを
計数し、この計数結果が判定条件を満たしているので、
（ｄ）の受信クロックＳ２が異常状態であることを示す
計数結果信号Ｓ９を出力する。
ックＳ２の論理レベル“０”から論理レベル“１”に変
化する立ち上り点（▽印で示す点）を計数する機能を持
っている。先に説明した計数回路１０４および１０６
は、（ｄ）に示す受信クロックＳ２を受信しても、この
受信クロックＳ２が計数結果信号Ｓ７および計数結果信
号Ｓ８を出力する条件をともに満たしていないので、こ
の受信クロックＳ２を異常と判定することはできない。
しかし、立ち上り回数計数回路１０７は、（ｄ）に示す
受信クロックＳ２を受信すると、この受信クロックＳ２
の立ち上り回数が周期ｔ時間内に２回以上であることを
計数し、この計数結果が判定条件を満たしているので、
（ｄ）の受信クロックＳ２が異常状態であることを示す
計数結果信号Ｓ９を出力する。
【００２３】判定回路１０８は、判定周期信号Ｓ５で示
す周期Ｔ時間中の周期ｔごとに、計数結果信号Ｓ７，計
数結果信号Ｓ８および計数結果信号Ｓ９の論理和（Ｏ
Ｒ）をとる。この論理和の論理和レベル“１”が周期Ｔ
時間中に連続して発生または複数回発生した場合には、
判定回路１０８は受信クロックＳ２が異常であると判定
し、判定結果信号Ｓ１０を出力する。なお、判定回路１
０８は、計数結果信号Ｓ７，計数結果信号Ｓ８および計
数結果信号Ｓ９が周期ｔごとにリセットされる性質を利
用して周期ｔの信号を再生できるが、監視周期信号発生
回路１０３から監視周期信号Ｓ４を受けてもよい。ま
た、判定回路１０８は、この判定結果信号Ｓ１０の送出
に対する保護（発動／解除）機能を有してもよい。
す周期Ｔ時間中の周期ｔごとに、計数結果信号Ｓ７，計
数結果信号Ｓ８および計数結果信号Ｓ９の論理和（Ｏ
Ｒ）をとる。この論理和の論理和レベル“１”が周期Ｔ
時間中に連続して発生または複数回発生した場合には、
判定回路１０８は受信クロックＳ２が異常であると判定
し、判定結果信号Ｓ１０を出力する。なお、判定回路１
０８は、計数結果信号Ｓ７，計数結果信号Ｓ８および計
数結果信号Ｓ９が周期ｔごとにリセットされる性質を利
用して周期ｔの信号を再生できるが、監視周期信号発生
回路１０３から監視周期信号Ｓ４を受けてもよい。ま
た、判定回路１０８は、この判定結果信号Ｓ１０の送出
に対する保護（発動／解除）機能を有してもよい。
【００２４】本実施例は、受信クロックＳ２の論理レベ
ルの“０”の部分が欠落した例（図２（ｃ））について
説明したが、論理レベルの“１”の欠落した受信クロッ
クＳ２，つまり受信クロックＳ２の断等についても本実
施例により同様に異常検出できることは明らかである。
また、サプリング信号Ｓ３の繰り返し周波数を高くする
と、異常検出の精度が向上することは勿論である。さら
に、このクロック監視回路は、周期ｔ，周期Ｔ，計数結
果信号Ｓ７，Ｓ８およびＳ９の送出条件を変化させるこ
とが可能であり、判定速度および判定感度を含む受信ク
ロック異常の判定条件に大きな自由度を持たせることが
できる。
ルの“０”の部分が欠落した例（図２（ｃ））について
説明したが、論理レベルの“１”の欠落した受信クロッ
クＳ２，つまり受信クロックＳ２の断等についても本実
施例により同様に異常検出できることは明らかである。
また、サプリング信号Ｓ３の繰り返し周波数を高くする
と、異常検出の精度が向上することは勿論である。さら
に、このクロック監視回路は、周期ｔ，周期Ｔ，計数結
果信号Ｓ７，Ｓ８およびＳ９の送出条件を変化させるこ
とが可能であり、判定速度および判定感度を含む受信ク
ロック異常の判定条件に大きな自由度を持たせることが
できる。
【００２５】
【発明の効果】以上説明したように本発明は、繰り返し
周波数が受信クロックの２倍以上であるサンプリング信
号を用いて監視周期ｔ時間中における上記受信クロック
の論理レベル“１”，論理レベル“０”の占有時間およ
び上記受信クロックの立ち上り回数を計数し、これら計
数結果の論理処理により、上記受信クロックの異常（受
信クロックの断状態、欠落状態、余剰状態）を検出する
ので、上記受信クロックの監視が容易にしかも正確にで
きるという特徴を持っている。
周波数が受信クロックの２倍以上であるサンプリング信
号を用いて監視周期ｔ時間中における上記受信クロック
の論理レベル“１”，論理レベル“０”の占有時間およ
び上記受信クロックの立ち上り回数を計数し、これら計
数結果の論理処理により、上記受信クロックの異常（受
信クロックの断状態、欠落状態、余剰状態）を検出する
ので、上記受信クロックの監視が容易にしかも正確にで
きるという特徴を持っている。
【００２６】また、本発明は、上記監視周期ｔおよび上
記受信クロックの異常判定周期Ｔおよび上記計数結果を
可変できるので、判定速度および判定感度を含む受信ク
ロック異常の判定条件に大きな自由度のある監視回路を
提供できる効果がある。
記受信クロックの異常判定周期Ｔおよび上記計数結果を
可変できるので、判定速度および判定感度を含む受信ク
ロック異常の判定条件に大きな自由度のある監視回路を
提供できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例における受信クロックＳ２およびサン
プリング信号Ｓ３のタイミングチャートであり、（ａ）
は正常な受信クロックＳ２，（ｂ）は（ａ）にサンプリ
ング信号Ｓ３を重畳した図、（ｃ）は論理レベル“０”
の欠落状態にある受信クロックＳ２にサンプリング信号
Ｓ３を重畳した図、（ｄ）余剰状態にある受信クロック
Ｓ２を示している。
プリング信号Ｓ３のタイミングチャートであり、（ａ）
は正常な受信クロックＳ２，（ｂ）は（ａ）にサンプリ
ング信号Ｓ３を重畳した図、（ｃ）は論理レベル“０”
の欠落状態にある受信クロックＳ２にサンプリング信号
Ｓ３を重畳した図、（ｄ）余剰状態にある受信クロック
Ｓ２を示している。
【図３】従来の監視回路のブロック図である。
【図４】従来の監視回路の動作を説明するタイミングチ
ャートである。
ャートである。
１０１ 受信回路 １０２ サンプリング信号発生回路 １０３ 監視周期信号発生回路 １０４ 第一の計数回路 １０５ 反転回路 １０６ 第二の計数回路 １０７ 立ち上り回数計数回路 １０８ 判定回路
Claims (3)
- 【請求項１】 供給されるクロックが正常であるかどう
かを監視するクロック監視回路であって、 繰り返し周波数が前記クロックの繰り返し周波数の２倍
以上のサンプリング信号を発生するサンプリング信号発
生回路と、周期ｔの監視周期信号と前記周期ｔのｎ（ｎ
は１以上の整数）倍の周期Ｔを有する判定周期信号とを
前記サンプリング信号に同期して生じる監視周期信号発
生回路と、前記周期ｔ時間中において前記クロックの第
一の論理レベルが占める時間を前記サンプリング信号に
よるサンプリングによって計数しこの計数結果が予め定
めた第一の値を超えると第一の計数結果信号を生じる第
一の計数回路と、前記周期ｔ時間中において前記クロッ
クの第二の論理レベルが占める時間を前記サンプリング
信号によるサンプリングによって計数しこの計数結果が
予め定めた第二の値を超えると第二の計数結果信号を生
じる第二の計数回路と、前記周期ｔ時間中において前記
クロックの第二の論理レベルから第一の論理レベルへ変
化する立ち上り点を計数しこの計数結果が予め定めた第
三の値を超えると第三の計数結果信号を出力する立ち上
り回数計数回路と、前記第一の計数結果信号，前記第二
の計数結果信号および前記第三の計数結果信号のいずれ
かが生じると前記クロックを異常と判定する判定結果信
号を生じる判定回路とを備えることを特徴とするクロッ
ク監視装置。 - 【請求項２】 前記判定回路が、前記周期ｔを計数単位
とするとともに前記ｎを２以上とする前記周期Ｔ時間中
において前記異常が連続発生するかまたは複数回発生す
ると前記判定結果信号を生じることを特徴とする請求項
１記載のクロック監視回路。 - 【請求項３】 供給されるクロックが正常であるかどう
かを監視するクロック監視回路であって、 繰り返し周波数が前記クロックの繰り返し周波数の２倍
以上のサンプリング信号を発生するサンプリング信号発
生回路と、周期ｔの監視周期信号と前記周期ｔのｎ（ｎ
は１以上の整数）倍の周期Ｔを有する判定周期信号とを
前記サンプリング信号に同期して生じる監視周期信号発
生回路と、前記周期ｔ時間中において前記クロックの論
理レベル“１”が占める時間を前記サンプリング信号に
よるサンプリングによって計数しこの計数結果が予め定
めた第一の値を超えると第一の計数結果信号を生じる第
一の計数回路と、前記クロックの極性を反転させて反転
クロックを生じる反転回路と、前記周期ｔ時間中におい
て前記反転クロックの論理レベル“１”が占める時間を
前記サンプリング信号によるサンプリングによって計数
しこの計数結果が予め定めた第二の値を超えると第二の
計数結果信号を生じる第二の計数回路と、前記周期ｔ時
間中において前記クロックの論理レベル“０”から論理
レベル“１”へ変化する立ち上り点を計数しこの計数結
果が予め定めた第三の値を超えると第三の計数結果信号
を生じる立ち上り回数計数回路と、前記第一の計数結果
信号，前記第二の計数結果信号および前記第三の計数結
果信号の論理和をとる論理和回路と、前記周期ｔを計数
単位とするとともに前記ｎを２以上とする前記周期Ｔ時
間中において前記論理和の論理和レベル“１”が連続発
生するかまたは複数回発生すると前記クロックを異常と
判定する判定結果信号を生じる判定回路とを備えること
を特徴とするクロック監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213283A JP2531446B2 (ja) | 1993-08-30 | 1993-08-30 | クロック監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213283A JP2531446B2 (ja) | 1993-08-30 | 1993-08-30 | クロック監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766799A JPH0766799A (ja) | 1995-03-10 |
| JP2531446B2 true JP2531446B2 (ja) | 1996-09-04 |
Family
ID=16636550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213283A Expired - Fee Related JP2531446B2 (ja) | 1993-08-30 | 1993-08-30 | クロック監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531446B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100754707B1 (ko) * | 2001-03-27 | 2007-09-03 | 삼성전자주식회사 | 통신 시스템의 클럭 모니터링 장치 및 방법 |
-
1993
- 1993-08-30 JP JP5213283A patent/JP2531446B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766799A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686846A (en) | Time duration trigger | |
| JP2531446B2 (ja) | クロック監視回路 | |
| JP3325851B2 (ja) | 通信システムの障害検出装置 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| JPS6311870A (ja) | 周波数が変化するパルスの衝撃係数測定装置 | |
| JPH05143480A (ja) | 通信装置のための監視回路 | |
| JPS59109867A (ja) | 速度検出装置 | |
| JP3457195B2 (ja) | パルス列分離装置 | |
| JPH06326566A (ja) | デジタル信号の受信装置 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JP2699402B2 (ja) | 感震装置 | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| JPS6239866B2 (ja) | ||
| SU789860A1 (ru) | Устройство дл измерени временных интервалов | |
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| KR100212051B1 (ko) | 데이타 수신 장치 및 방법 | |
| JPH07319576A (ja) | クロック断検出回路 | |
| JPS5820180B2 (ja) | 速度歪検出方式 | |
| JPS61105147A (ja) | クロツク断検出回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH0222567A (ja) | デューティ検出回路 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPH0591148A (ja) | 信号断検出回路 | |
| JPS6137819B2 (ja) | ||
| JPH08172687A (ja) | クロックの異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960507 |
|
| LAPS | Cancellation because of no payment of annual fees |