JPS6137819B2 - - Google Patents
Info
- Publication number
- JPS6137819B2 JPS6137819B2 JP54167231A JP16723179A JPS6137819B2 JP S6137819 B2 JPS6137819 B2 JP S6137819B2 JP 54167231 A JP54167231 A JP 54167231A JP 16723179 A JP16723179 A JP 16723179A JP S6137819 B2 JPS6137819 B2 JP S6137819B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bipolar
- violation
- shift register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/247—Testing correct operation by using the properties of transmission codes three-level transmission codes, e.g. ternary
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はバイポーラ・バイオレーシヨンの保護
回路に関し、バイポーラ・バイオレーシヨンの発
生する規則性を利用して、簡単なハードウエアに
てバイポーラ・バイオレーシヨンの保護を行なう
回路に係るものである。
回路に関し、バイポーラ・バイオレーシヨンの発
生する規則性を利用して、簡単なハードウエアに
てバイポーラ・バイオレーシヨンの保護を行なう
回路に係るものである。
バイポーラ信号を使つて２種のクロツク信号を
伝送する場合、バイポーラ・バイオレーシヨン技
術による手法がよく用いられる。
伝送する場合、バイポーラ・バイオレーシヨン技
術による手法がよく用いられる。
これを図を用いて説明すると、端局において例
えば6KHzと8KHzの信号を必要とする場合、第１
図ｂ（64KHz）、ｃ（8KHz）の信号を用いて、第
１図ｂの様な信号をつくる。第１図ａにおいて、
矢印↑で示した箇所がバイポーラバイオレーシヨ
ンを生じさせる部分である。すなわち、64KHzの
バイポーラ信号の中にバイポーラ・バイオレーシ
ヨンとして8KHzの信号を重畳し、信号端局にお
いて8KHzと64KHzの２種の信号を抽出するもの
である。
えば6KHzと8KHzの信号を必要とする場合、第１
図ｂ（64KHz）、ｃ（8KHz）の信号を用いて、第
１図ｂの様な信号をつくる。第１図ａにおいて、
矢印↑で示した箇所がバイポーラバイオレーシヨ
ンを生じさせる部分である。すなわち、64KHzの
バイポーラ信号の中にバイポーラ・バイオレーシ
ヨンとして8KHzの信号を重畳し、信号端局にお
いて8KHzと64KHzの２種の信号を抽出するもの
である。
この例で、バイポーラ・バイオレーシヨン情報
は64KHzクロツクの８回に１回、周期的に検出さ
れるが、外乱などにより瞬時的に（64K＋8K）
の複合バイポーラ信号が乱れて、バイポーラバイ
オレーシヨン情報が不規則に検出される事があ
る。この場合、8KHzクロツクが不規則になるこ
とよりこれらのクロツクによる種々の処理が誤り
となる。
は64KHzクロツクの８回に１回、周期的に検出さ
れるが、外乱などにより瞬時的に（64K＋8K）
の複合バイポーラ信号が乱れて、バイポーラバイ
オレーシヨン情報が不規則に検出される事があ
る。この場合、8KHzクロツクが不規則になるこ
とよりこれらのクロツクによる種々の処理が誤り
となる。
したがつてバイポーラバイオレーシヨンの検出
には保護を設ける必要がある。
には保護を設ける必要がある。
第２図にかかるバイポーラ・バイオレーシヨン
保護回路の従来例を示す。本図において、１はＮ
ビツトシフトレジスタであり、ｎ個備えられてい
るものとする。３，４，５はゲート回路であり、
６は１／Ｎ分周回路である。かかる従来例の保護
形式は、Ｎ＝８，ｎ＝２の場合、下記の形とな
る。
保護回路の従来例を示す。本図において、１はＮ
ビツトシフトレジスタであり、ｎ個備えられてい
るものとする。３，４，５はゲート回路であり、
６は１／Ｎ分周回路である。かかる従来例の保護
形式は、Ｎ＝８，ｎ＝２の場合、下記の形とな
る。
すなわち、の場合は矢印の部分にバイポーラ
バイオレーシヨンがひとつ多く表われており、誤
りと判定し、の場合は正しいと判定する。
バイオレーシヨンがひとつ多く表われており、誤
りと判定し、の場合は正しいと判定する。
これを第２図に対応させて説明すると、シフト
レジスタ１に８ビツト（Ｎビツト）入力し、ゲー
ト回路３から正しいか又は誤りの信号が出力され
る。これをゲート５を介して１／Ｎ分周回路６の
プリセツト信号とするものである。
レジスタ１に８ビツト（Ｎビツト）入力し、ゲー
ト回路３から正しいか又は誤りの信号が出力され
る。これをゲート５を介して１／Ｎ分周回路６の
プリセツト信号とするものである。
しかしながら、かかる構成とすると、シフトレ
ジスタの構成が複雑であり、コスト高をまぬがれ
ない。
ジスタの構成が複雑であり、コスト高をまぬがれ
ない。
本発明はかかる欠点を除去するため、簡単な構
成とすることを目的とするもので、その構成はＮ
パルスに１回周期的に発生するバイポーラバイオ
レーシヨン信号を含むバイポーラ信号のバイオレ
ーシヨン検出回路において、（Ｎ＋１）ビツトの
シフトレジスタと、該（Ｎ＋１）ビツトのシフト
レジスタからの信号を入力するゲート回路と、該
ゲート回路の出力をプリセツト信号とし、１／Ｎ
の分周を行う分周回路を含んでなることを特徴と
する。
成とすることを目的とするもので、その構成はＮ
パルスに１回周期的に発生するバイポーラバイオ
レーシヨン信号を含むバイポーラ信号のバイオレ
ーシヨン検出回路において、（Ｎ＋１）ビツトの
シフトレジスタと、該（Ｎ＋１）ビツトのシフト
レジスタからの信号を入力するゲート回路と、該
ゲート回路の出力をプリセツト信号とし、１／Ｎ
の分周を行う分周回路を含んでなることを特徴と
する。
以下、本発明を図面に従つて説明する。
第３図は本発明実施例であり、第４図は第３図
の本発明実施例を説明するためのタイムチヤート
である。
の本発明実施例を説明するためのタイムチヤート
である。
本発明の実施例について、Ｎ＝８，ｎ＝２の場
合について説明する。
合について説明する。
バイポーラ・バイオレーシヨン情報はａはイン
バータ３１を通して、シフトレジスタ３２（９ビ
ツト）に送られて、クロツクパルスｂで順次シフ
トされる。
バータ３１を通して、シフトレジスタ３２（９ビ
ツト）に送られて、クロツクパルスｂで順次シフ
トされる。
ゲート３５にはシフトレジスタ３２の出力のう
ち出力３９と出力３１のみがそれぞれインバータ
３３およびインバータ３４を介して接続されてい
る。ゲート３５では011111110の９ビツトのパタ
ーンの検出を行ない1/8カウンタ３６をプリセツ
トする。
ち出力３９と出力３１のみがそれぞれインバータ
３３およびインバータ３４を介して接続されてい
る。ゲート３５では011111110の９ビツトのパタ
ーンの検出を行ない1/8カウンタ３６をプリセツ
トする。
例えば第４図のａの信号のうちバイポーラバイ
オレーシヨン信号BV３は正しいバイオレーシヨ
ン情報でないため、これに関係して部分はＣに出
力されない。
オレーシヨン信号BV３は正しいバイオレーシヨ
ン情報でないため、これに関係して部分はＣに出
力されない。
1/8カウンタ３６は、クロツクパルスｂを常に
８分周するカウンタで、Ｃに正のパルスが現れた
ときのみ、カウンタをプリセツトする。
８分周するカウンタで、Ｃに正のパルスが現れた
ときのみ、カウンタをプリセツトする。
したがつて第４図のａに乱れがあつても、ｄに
は常に規則的なパルスが現れる。
は常に規則的なパルスが現れる。
すなわち、本発明においては、シフトレジスタ
の判定ビツトとして、 の形となる。
の判定ビツトとして、 の形となる。
この際、の場合に誤りと判定、，の場合
正しいと判定することになる。
正しいと判定することになる。
従つて本発明の構成とすることにより、従来の
保護回路の特性を保存した上で、少いハードウエ
アで保護回路の実現ができるものである。
保護回路の特性を保存した上で、少いハードウエ
アで保護回路の実現ができるものである。
第１図はバイポーラバイオレーシヨンについて
説明するための図、第２図は従来の実施例、第３
図は本発明の実施例、第４図は本発明実施例を説
明するための図である。 図において、３１はインバータ、３２はシフト
レジスタ、３３，３４はインバータ、３５はアン
ドゲート、３６は1/8分周カウンタである。
説明するための図、第２図は従来の実施例、第３
図は本発明の実施例、第４図は本発明実施例を説
明するための図である。 図において、３１はインバータ、３２はシフト
レジスタ、３３，３４はインバータ、３５はアン
ドゲート、３６は1/8分周カウンタである。
Claims (1)
- １ Ｎパルスに１回周期的に発生するバイポー
ラ・バイオレーシヨン信号を含むバイポーラ信号
のバイオレーシヨン検出回路において、（Ｎ＋
１）ビツトのシフトレジスタと、該（Ｎ＋１）ビ
ツトのシフトレジスタから信号を入力するゲート
回路と、該ゲート回路の出力をプリセツト信号と
し、１／Ｎの分周を行う分周回路を含んでなるこ
とを特徴とするバイポーラ・バイオレーシヨン保
護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723179A JPS5690659A (en) | 1979-12-22 | 1979-12-22 | Protecting circuit for bipolar violation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723179A JPS5690659A (en) | 1979-12-22 | 1979-12-22 | Protecting circuit for bipolar violation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5690659A JPS5690659A (en) | 1981-07-22 |
| JPS6137819B2 true JPS6137819B2 (ja) | 1986-08-26 |
Family
ID=15845874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16723179A Granted JPS5690659A (en) | 1979-12-22 | 1979-12-22 | Protecting circuit for bipolar violation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5690659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0725817U (ja) * | 1993-10-26 | 1995-05-16 | 鐘紡株式会社 | バッグ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573591B2 (ja) * | 1987-01-28 | 1997-01-22 | 日本電気株式会社 | 複合クロツク信号受信再生回路 |
-
1979
- 1979-12-22 JP JP16723179A patent/JPS5690659A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0725817U (ja) * | 1993-10-26 | 1995-05-16 | 鐘紡株式会社 | バッグ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5690659A (en) | 1981-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3514702A (en) | Digital demodulator system | |
| US4357630A (en) | Method for detecting vertical synchronizing signal | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| EP0146609A1 (en) | Manchester decoder | |
| US4289976A (en) | Circuit arrangement for the transmission of digital data | |
| JPS6137819B2 (ja) | ||
| US3271742A (en) | Demodulation system | |
| EP0094956B1 (en) | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method | |
| JP2765245B2 (ja) | シリアルクロック発生回路 | |
| SE9301327D0 (sv) | Sammansatt klocksignal | |
| US4267512A (en) | Digital frequency divider | |
| US4818894A (en) | Method and apparatus for obtaining high frequency resolution of a low frequency signal | |
| SU928665A1 (ru) | Устройство поэлементного фазировани | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JPS587097B2 (ja) | デイジタル回路 | |
| SU408464A1 (ru) | Устройство восстановления телеграфных посылок | |
| SU1741282A2 (ru) | Устройство дл приема биимпульсных сигналов | |
| SU799103A1 (ru) | Фазовый дискриминатор | |
| JPS5835416B2 (ja) | Ｆｍステレオ受信機用パイロツト信号除去装置 | |
| SU869065A1 (ru) | Делитель частоты | |
| JPH0714184B2 (ja) | クロックダウン検出回路 | |
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| JPH04323928A (ja) | フレーム同期装置 | |
| JPH01255334A (ja) | 無相関検出型同期回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 |