JPH083078Y2 - デジタル多重化装置におけるａｉｓ送出回路 - Google Patents
デジタル多重化装置におけるａｉｓ送出回路Info
- Publication number
- JPH083078Y2 JPH083078Y2 JP8427889U JP8427889U JPH083078Y2 JP H083078 Y2 JPH083078 Y2 JP H083078Y2 JP 8427889 U JP8427889 U JP 8427889U JP 8427889 U JP8427889 U JP 8427889U JP H083078 Y2 JPH083078 Y2 JP H083078Y2
- Authority
- JP
- Japan
- Prior art keywords
- ais
- unit
- channel
- channel unit
- digital multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はデジタル多重化装置におけるAIS送出回路に
関し、特にチャネルユニット抜け障害及びメモリ読出し
クロック断障害時にAISを送出するデジタル多重化装置
におけるAIS送出回路に関する。
関し、特にチャネルユニット抜け障害及びメモリ読出し
クロック断障害時にAISを送出するデジタル多重化装置
におけるAIS送出回路に関する。
従来のデジタル多重化装置においては、チャネルユニ
ット抜け障害及びメモリ読出しクロック断障害のいずれ
かが発生したとき、多重する際にその異常の発生したチ
ャネルのデータをAISにする機能を持っていなかった。
ット抜け障害及びメモリ読出しクロック断障害のいずれ
かが発生したとき、多重する際にその異常の発生したチ
ャネルのデータをAISにする機能を持っていなかった。
上述した従来のデジタル多重化装置の多重化ユニット
では、チャネルユニット抜け障害又はメモリ読出しクロ
ック断障害のいずれが発生しても、データをAIS（例え
ば全ビットを“0"にする）機能を有していないので、対
向局側でこれらの障害の発生を検出できず、AIS信号を
チャネルユニットに送出できないという問題点があっ
た。
では、チャネルユニット抜け障害又はメモリ読出しクロ
ック断障害のいずれが発生しても、データをAIS（例え
ば全ビットを“0"にする）機能を有していないので、対
向局側でこれらの障害の発生を検出できず、AIS信号を
チャネルユニットに送出できないという問題点があっ
た。
本考案によれば、デジタル多重化ユニットとチャネル
ユニットとを有するディジタル多重化装置において、前
記デジタル多重化ユニットは前記チャネルユニットにメ
モリ読出しクロック断が発生したときこれを検出する第
１の検出回路と、前記チャネルユニットにユニット抜け
が発生したときこれを検出する第２の検出回路と、前記
第1,第２の検出回路の出力を入力とするオアゲートと、
このオアゲートの出力によりセットされて異常の発生し
たチャネルのデータをAISにして出力するＤ型フリップ
フロップとを備えることを特徴とするデジタル多重化装
置におけるAIS送出回路が得られる。
ユニットとを有するディジタル多重化装置において、前
記デジタル多重化ユニットは前記チャネルユニットにメ
モリ読出しクロック断が発生したときこれを検出する第
１の検出回路と、前記チャネルユニットにユニット抜け
が発生したときこれを検出する第２の検出回路と、前記
第1,第２の検出回路の出力を入力とするオアゲートと、
このオアゲートの出力によりセットされて異常の発生し
たチャネルのデータをAISにして出力するＤ型フリップ
フロップとを備えることを特徴とするデジタル多重化装
置におけるAIS送出回路が得られる。
次に本考案について図面を参照して説明する。
第１図は本考案の一実施例の回路ブロック図である。
本実施例のデジタル多重化装置はデジタル信号４本を
１本に多重化する装置であり、デジタル多重化ユニット
１とチャネルユニット２とから構成されているデジタル
多重化ユニット１はチャネルユニット２にメモリ読出し
クロック断が発生したときこれを検出するメモリ読出し
クロック断検出回路（以下DTck）13と、チャネルユニッ
ト２にユニット抜けが発生したときこれを検出するチャ
ネルユニット抜け検出回路（以下DTc）12と、DTc12,DTc
k13の出力を入力とするオアゲート（以下OR）14と、OR1
4の出力によりセットされて異常の発生したチャネルの
データをAISにして出力するセット機能付きのＤ型フリ
ップフロップ（以下DFF）11とを備え、またチャネルユ
ニット２はメモリ読出しクロック断を検出するパルス検
出回路（以下DTp）21と、データを格納するメモリ回路
（以下MEM）22とを備えている。
１本に多重化する装置であり、デジタル多重化ユニット
１とチャネルユニット２とから構成されているデジタル
多重化ユニット１はチャネルユニット２にメモリ読出し
クロック断が発生したときこれを検出するメモリ読出し
クロック断検出回路（以下DTck）13と、チャネルユニッ
ト２にユニット抜けが発生したときこれを検出するチャ
ネルユニット抜け検出回路（以下DTc）12と、DTc12,DTc
k13の出力を入力とするオアゲート（以下OR）14と、OR1
4の出力によりセットされて異常の発生したチャネルの
データをAISにして出力するセット機能付きのＤ型フリ
ップフロップ（以下DFF）11とを備え、またチャネルユ
ニット２はメモリ読出しクロック断を検出するパルス検
出回路（以下DTp）21と、データを格納するメモリ回路
（以下MEM）22とを備えている。
続いて本実施例の動作について説明する。
チャネルユニット２が抜けると、DTc12を通してOR4の
Ａ点がOV（ローレベル）から＋5V（ハイレベル）にな
る。すると、OR4のＢ点がOV（ローレベル）であっても
Ｃ点は＋5V（ハイレベル）となり、DFF11にセットがか
かり、そのデータ入力Ｄ点は＋5V（ハイレベル）とな
る。従ってDFF11のデータ出力Ｑ点にはオール“1"（AIS
信号）が出力される。
Ａ点がOV（ローレベル）から＋5V（ハイレベル）にな
る。すると、OR4のＢ点がOV（ローレベル）であっても
Ｃ点は＋5V（ハイレベル）となり、DFF11にセットがか
かり、そのデータ入力Ｄ点は＋5V（ハイレベル）とな
る。従ってDFF11のデータ出力Ｑ点にはオール“1"（AIS
信号）が出力される。
次にメモリ読出しクロック断になったときは、OR4の
Ｂ点がDTp21,DTck13によってOV（ローレベル）から＋5V
（ハイレベル）になる。このとき、OR4のＡ点がOV（ロ
ーレベル）であってもＣ点は＋5V（ハイレベル）とな
り、DFF11にセットがかかり、データ入力Ｄ点は＋5V
（ハイレベル）となるので、データ出力Ｑ点にはAIS信
号が出力される。
Ｂ点がDTp21,DTck13によってOV（ローレベル）から＋5V
（ハイレベル）になる。このとき、OR4のＡ点がOV（ロ
ーレベル）であってもＣ点は＋5V（ハイレベル）とな
り、DFF11にセットがかかり、データ入力Ｄ点は＋5V
（ハイレベル）となるので、データ出力Ｑ点にはAIS信
号が出力される。
又、OR4のＡ点,B点が共に＋5V（ハイレベル）でも当
然DFF11のデータ入力Ｄ点は＋5V（ハイレベル）で、デ
ータ出力Ｑ点にはAIS信号が出力される。
然DFF11のデータ入力Ｄ点は＋5V（ハイレベル）で、デ
ータ出力Ｑ点にはAIS信号が出力される。
以上説明したように本考案は、デジタル多重化装置に
おいて、チャネルユニット抜け又はメモリ読出しクロッ
ク断のいずれかが発生したとき直ちにそのチャネルのデ
ータをAISにして対向局側に送ることにより、対向局で
そのAISを検出してチャネルユニットにAIS信号を送出で
きるという効果を有する。
おいて、チャネルユニット抜け又はメモリ読出しクロッ
ク断のいずれかが発生したとき直ちにそのチャネルのデ
ータをAISにして対向局側に送ることにより、対向局で
そのAISを検出してチャネルユニットにAIS信号を送出で
きるという効果を有する。
第１図は本考案の一実施例を示す回路ブロック図であ
る。 １……デジタル多重化ユニット、２……チャネルユニッ
ト、11……Ｄ型フリップフロップ（DFF）、12……ユニ
ット抜け検出回路（DTc）、13……メモリ読出しクロッ
ク断検出回路（DTck）、14……オアゲート（OR）、21…
…パルス検出回路（DTp）、22……メモリ回路（MEM）。
る。 １……デジタル多重化ユニット、２……チャネルユニッ
ト、11……Ｄ型フリップフロップ（DFF）、12……ユニ
ット抜け検出回路（DTc）、13……メモリ読出しクロッ
ク断検出回路（DTck）、14……オアゲート（OR）、21…
…パルス検出回路（DTp）、22……メモリ回路（MEM）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−20046（ＪＰ，Ａ) 特開 昭64−44643（ＪＰ，Ａ) 特開 昭62−56066（ＪＰ，Ａ) 特開 昭61−244142（ＪＰ，Ａ)
Claims (1)
- 【請求項１】デジタル多重化ユニットとチャネルユニッ
トとを有するディジタル多重化装置において、前記デジ
タル多重化ユニットは前記チャネルユニットにメモリ読
出しクロック断が発生したときこれを検出する第１の検
出回路と、前記チャネルユニットにユニット抜けが発生
したときこれを検出する第２の検出回路と、前記第1,第
２の検出回路の出力を入力とするオアゲートと、このオ
アゲートの出力によりセットされて異常の発生したチャ
ネルのデータをAISにして出力するＤ型フリップフロッ
プとを備えることを特徴とするデジタル多重化装置にお
けるAIS送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8427889U JPH083078Y2 (ja) | 1989-07-17 | 1989-07-17 | デジタル多重化装置におけるａｉｓ送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8427889U JPH083078Y2 (ja) | 1989-07-17 | 1989-07-17 | デジタル多重化装置におけるａｉｓ送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0324736U JPH0324736U (ja) | 1991-03-14 |
| JPH083078Y2 true JPH083078Y2 (ja) | 1996-01-29 |
Family
ID=31632633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8427889U Expired - Fee Related JPH083078Y2 (ja) | 1989-07-17 | 1989-07-17 | デジタル多重化装置におけるａｉｓ送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083078Y2 (ja) |
-
1989
- 1989-07-17 JP JP8427889U patent/JPH083078Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0324736U (ja) | 1991-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| US5590279A (en) | Memory data copying apparatus | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| KR100247033B1 (ko) | 동기식 전송시스템에서 데이터 통신 채널의 클럭 장애 검출 및 보상장치 | |
| JP2734613B2 (ja) | 障害情報収集方式 | |
| JPS6184136A (ja) | スリツプ制御回路 | |
| JPH033043A (ja) | 半導体装置 | |
| JP2713222B2 (ja) | メモリ監視装置 | |
| JPH0546729B2 (ja) | ||
| JPH01291546A (ja) | ループ同期回路 | |
| JPH01135141A (ja) | 自己障害検出回路 | |
| JPH023220B2 (ja) | ||
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPS6352828B2 (ja) | ||
| JPH0411945B2 (ja) | ||
| JPS5934028B2 (ja) | 回線デ−タトレ−ス方式 | |
| JPS60128837A (ja) | 系統情報記録装置 | |
| JPH0714184B2 (ja) | クロックダウン検出回路 | |
| JPH05257871A (ja) | データバス制御方式 | |
| JPH07120993B2 (ja) | フレームアライナ監視回路 | |
| JPS6126443A (ja) | 系統情報記録装置 | |
| JPH0323018B2 (ja) | ||
| JPH0310265B2 (ja) | ||
| JPS63141138A (ja) | 切替制御回路 | |
| JPH0548649B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |