JPS5934028B2 - 回線デ−タトレ−ス方式 - Google Patents
回線デ−タトレ−ス方式Info
- Publication number
- JPS5934028B2 JPS5934028B2 JP54101955A JP10195579A JPS5934028B2 JP S5934028 B2 JPS5934028 B2 JP S5934028B2 JP 54101955 A JP54101955 A JP 54101955A JP 10195579 A JP10195579 A JP 10195579A JP S5934028 B2 JPS5934028 B2 JP S5934028B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- address
- ring counter
- buffer area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は回線に接続される装置で、送受されるデータを
トレースする回線データトレース方式に関する。
トレースする回線データトレース方式に関する。
従来オンラインシステムにおいては、端末装置と、セン
ター装置との間で所定のデータが送受信され、所定の処
理が実行されるように構成されているが、例えば、回線
の障害又は端末センター装置内の処理手順ミスにより端
末装置又はセンター装置が誤動作する場合がある。
ター装置との間で所定のデータが送受信され、所定の処
理が実行されるように構成されているが、例えば、回線
の障害又は端末センター装置内の処理手順ミスにより端
末装置又はセンター装置が誤動作する場合がある。
この誤動作の原因を追求するために通常、回線上の状態
を検出するためのデータレコードを障害発生時に用意し
、回線上のデータを記録し、障害を検出するようにされ
る。し力走ながらこうした従来の方法であると、事後処
理であるために、正確な原因が検出できないという欠点
と更には端末とセンタ装置とを障害が生じた際行つてい
た情報の授受を同等な授受により障害を検出するように
しなければならず、極めて操作性が悪いという欠点を有
している。
を検出するためのデータレコードを障害発生時に用意し
、回線上のデータを記録し、障害を検出するようにされ
る。し力走ながらこうした従来の方法であると、事後処
理であるために、正確な原因が検出できないという欠点
と更には端末とセンタ装置とを障害が生じた際行つてい
た情報の授受を同等な授受により障害を検出するように
しなければならず、極めて操作性が悪いという欠点を有
している。
本発明の目的は上述した欠点を取除くべく簡易に、且つ
正確に障害時近傍のデータをトレースできる回線データ
トレース方式を提供することにある。
正確に障害時近傍のデータをトレースできる回線データ
トレース方式を提供することにある。
上記目的を達成するために本発明では、所定容量のトレ
ースバッファを持ち、常時送受信データを書込みトレー
スバッファが満杯の際には最も旧いデータを受信又は送
信されるデータによりサイクリツクに更折してゆくよう
にしたものであり、以下実施例につき説明する。
ースバッファを持ち、常時送受信データを書込みトレー
スバッファが満杯の際には最も旧いデータを受信又は送
信されるデータによりサイクリツクに更折してゆくよう
にしたものであり、以下実施例につき説明する。
第１図、第２図は本発明の実施例のブロック図である。
図中ＳＤ、ＲＤは送信回路及び受信回路であり回線、例
えば変復調装置（モデムと称する）に対してデータを受
授する回路、ＬＣは回線制御部であつて、受信回路ＲＤ
がデータを受信状態となつた場合に後述するプロセッサ
ＭＰＵとの間でデータのやりとりをし、メモリＭＥＭ内
にデータを書込む機能及びプロセッサＭＰＵの送信指令
に応じてメモリＭＥＭ又はプロセッサＭＰＵ内のレジス
タのデータを送信回路ＳＤに受渡す機能等、マイクロプ
ロセッサ及び回線についての制御を司どるもの、ＭＰＵ
はプロセッサでありメモリＭＥＭ内に格納されるプログ
ラムに従い端末装置としての動作を制御するもの、ＫＢ
はキーボードであり種種のデータを入力し得るもの、Ｒ
ＣＴはリングカウンタであり、送信又は受信タイミング
に同期してカウントアツプし、所定のアドレス情報を循
壌して発生するものＲＲＧ，ＲＧはレジスタ、ＤＩＳＰ
は表示器であつてレジスタＲＲＧにセツトされたデータ
に応じ、列えば当該データをヘキサ表示するもの。
えば変復調装置（モデムと称する）に対してデータを受
授する回路、ＬＣは回線制御部であつて、受信回路ＲＤ
がデータを受信状態となつた場合に後述するプロセッサ
ＭＰＵとの間でデータのやりとりをし、メモリＭＥＭ内
にデータを書込む機能及びプロセッサＭＰＵの送信指令
に応じてメモリＭＥＭ又はプロセッサＭＰＵ内のレジス
タのデータを送信回路ＳＤに受渡す機能等、マイクロプ
ロセッサ及び回線についての制御を司どるもの、ＭＰＵ
はプロセッサでありメモリＭＥＭ内に格納されるプログ
ラムに従い端末装置としての動作を制御するもの、ＫＢ
はキーボードであり種種のデータを入力し得るもの、Ｒ
ＣＴはリングカウンタであり、送信又は受信タイミング
に同期してカウントアツプし、所定のアドレス情報を循
壌して発生するものＲＲＧ，ＲＧはレジスタ、ＤＩＳＰ
は表示器であつてレジスタＲＲＧにセツトされたデータ
に応じ、列えば当該データをヘキサ表示するもの。
尚図示されないが、プリンタ等他の人出力機器をマイク
ロプロセツサＭＰＵに接続しても良いことは言うまでも
ない。
ロプロセツサＭＰＵに接続しても良いことは言うまでも
ない。
動作を説明する。
第１図は受信の系統説明図である。
受信回路ＲＤにモデム（図示されない）から受信データ
が到来すると受信回路ＲＤは受信データを直並列変換し
て回線制御部ＬＧに並列データをセツトする。
が到来すると受信回路ＲＤは受信データを直並列変換し
て回線制御部ＬＧに並列データをセツトする。
１回線制御部ＬＣはこれによりプロセツサＭＰＵに割込
み信号を発生する。
み信号を発生する。
２プロセツサＭＰＵはこれに応じ割込処理ルーチンに移
行し、レジスタＲＧの蓄積するデータをプロセツサ内部
のレジスタ（図示せず）に読込むようにされる。
行し、レジスタＲＧの蓄積するデータをプロセツサ内部
のレジスタ（図示せず）に読込むようにされる。
３次にプロセツサＭＰＵは、リングカウンタＲＣＴに蓄
積されるアドレスデータを読込む。
積されるアドレスデータを読込む。
４当該アドレスデータをアドレスバスに与え前記２ステ
ツプで読込んた受信データを、データバスに与えてメモ
リＭＥＭを駆動することにより受信データを、当該アド
レスに書込むようにされる。
ツプで読込んた受信データを、データバスに与えてメモ
リＭＥＭを駆動することにより受信データを、当該アド
レスに書込むようにされる。
５仄にプロセツサは前記３ステツプで読込んだアドレス
データに＋１加算してアドレスデータを更新するととも
に、当該更新されたアドレスデータが所定のアドレス以
上である場合には、トレースバツフアの先頭アドレスを
指すアドレスデータに更新し、そのデータをそうでない
場合には＋１加算されて更新されたアドレスデータをリ
ングカウンタＲＣＴに書込む。
データに＋１加算してアドレスデータを更新するととも
に、当該更新されたアドレスデータが所定のアドレス以
上である場合には、トレースバツフアの先頭アドレスを
指すアドレスデータに更新し、そのデータをそうでない
場合には＋１加算されて更新されたアドレスデータをリ
ングカウンタＲＣＴに書込む。
尚、トレースバツフアの先頭アドレスにアドレスデータ
を更新する場合、例えばメモリＭＥＭ内の図示されない
領域に先頭アドレスを示すデータを格納しておき、これ
を読出して比較し、リンダカウンタＲＣＴに書込むこと
は言うまでもない。
を更新する場合、例えばメモリＭＥＭ内の図示されない
領域に先頭アドレスを示すデータを格納しておき、これ
を読出して比較し、リンダカウンタＲＣＴに書込むこと
は言うまでもない。
次に送信する場合について説明する。
プロセツサＭＰＵが、メモリ内の図示されない領域に格
納されたデータを送信する場合。
納されたデータを送信する場合。
先ず、当該送信データの格納されている領域からデータ
をプロセツサ内のレジスタに読出す。
をプロセツサ内のレジスタに読出す。
６前記３ステツプと同様にしてリングカウンタＲＣＴか
ら書込アドレス情報を読出し、７前記４ステツプと同様
に当該プロセツサ内の送信データをトレースバツフアＴ
Ｂの前記６ステツプで読出したアドレス位置に書込む。
ら書込アドレス情報を読出し、７前記４ステツプと同様
に当該プロセツサ内の送信データをトレースバツフアＴ
Ｂの前記６ステツプで読出したアドレス位置に書込む。
尚、この時、送信データである旨を示すフラグを立て、
当該トレースバツフアＴＢに書込む。８前記５ステツプ
と同様にしてアドレスデータを更新し、リングカウンタ
ＲＣＴを更新されたデータにする〇９前記プロセツサＭ
ＣＰＵ内のレジスタに保持されるデータを回線制御部Ｌ
Ｃの所定のレジスタ、例えばレジスタＲＧに書込む。
当該トレースバツフアＴＢに書込む。８前記５ステツプ
と同様にしてアドレスデータを更新し、リングカウンタ
ＲＣＴを更新されたデータにする〇９前記プロセツサＭ
ＣＰＵ内のレジスタに保持されるデータを回線制御部Ｌ
Ｃの所定のレジスタ、例えばレジスタＲＧに書込む。
レジスタＲＧに書込まれたデータは送信回路ＳＤに渡さ
れ並直変換されて回線に送り出される。以上のステツプ
を送受信時常時行うようにすると、トレースバツフアＴ
Ｂには第２図で示す如く各アドレス１〜ｎ＋２の間に受
信データＦｌ，Ａ４，Ｆ４が格納される。
れ並直変換されて回線に送り出される。以上のステツプ
を送受信時常時行うようにすると、トレースバツフアＴ
Ｂには第２図で示す如く各アドレス１〜ｎ＋２の間に受
信データＦｌ，Ａ４，Ｆ４が格納される。
また格納された順位は、リングカウンタＲＣＴがアドレ
ス１〜ｎ＋２を循環してカウントするから同図の都く、
アドレス６３゛が最も旧い格納データを示すこととなる
。
ス１〜ｎ＋２を循環してカウントするから同図の都く、
アドレス６３゛が最も旧い格納データを示すこととなる
。
回線又は装置内で障害が生じ、当該トレースバツフアＴ
Ｂ内のデータを確認する場合、オペレータはキーボード
ＫＢから、例えばトレースバツフアのデータのダンプを
指示するキーを挿入する。
Ｂ内のデータを確認する場合、オペレータはキーボード
ＫＢから、例えばトレースバツフアのデータのダンプを
指示するキーを挿入する。
これによりキーボードＫＢからプロセツサＭＰＵに対し
割込みが生ずる。プロセツサＭＰＵは、前述のリングカ
ウンタＲＣＴの指定するアドレスからｎ＋２個のデータ
を順次レジスタＲＲＧに転送する表示器ＤＩＳＰは、レ
ジスタＲＲＧに蓄積された各データを例えば、トレース
バツフアＴＢへのデータの格納順に順次表示する。この
時、送信時のフラグも表示され、どのデータが送信デー
タなのか受信データなのかを判別でき、データの誤りの
検出を容易にする。以上説明した様に本発明によれば、
送信データ受信データがモニタされて、トレースバツフ
アに格納されてゆくから障害が生じた時刻近傍のデータ
が保守時に得られ、正確な障害情報が得られ、しかも、
リングカウンタにより一つのバツフア領域を循壌させて
使用したからトレースバツフア領域も少なくて済む、つ
まり簡易な構成となるという効果を有する。
割込みが生ずる。プロセツサＭＰＵは、前述のリングカ
ウンタＲＣＴの指定するアドレスからｎ＋２個のデータ
を順次レジスタＲＲＧに転送する表示器ＤＩＳＰは、レ
ジスタＲＲＧに蓄積された各データを例えば、トレース
バツフアＴＢへのデータの格納順に順次表示する。この
時、送信時のフラグも表示され、どのデータが送信デー
タなのか受信データなのかを判別でき、データの誤りの
検出を容易にする。以上説明した様に本発明によれば、
送信データ受信データがモニタされて、トレースバツフ
アに格納されてゆくから障害が生じた時刻近傍のデータ
が保守時に得られ、正確な障害情報が得られ、しかも、
リングカウンタにより一つのバツフア領域を循壌させて
使用したからトレースバツフア領域も少なくて済む、つ
まり簡易な構成となるという効果を有する。
尚、上述した説明では、送信データである事を示すフラ
グをトレースバツフアに格納すると記載したが、受信デ
ータである事を示すフラグだけ、又は送信データのフラ
グとの両用であつても良い事は明らかであり、いかなる
実施態様にしても良いＯ更に上記実施例では、メモリＭ
ＥＭ上にリングカウンタＲＣＴのカウント記憶部を設け
、このカウンタＲＣＴのサイクリツクなカウント動作を
プロセツサＭＰＵ（プログラム）にて制御する場合を述
べた。
グをトレースバツフアに格納すると記載したが、受信デ
ータである事を示すフラグだけ、又は送信データのフラ
グとの両用であつても良い事は明らかであり、いかなる
実施態様にしても良いＯ更に上記実施例では、メモリＭ
ＥＭ上にリングカウンタＲＣＴのカウント記憶部を設け
、このカウンタＲＣＴのサイクリツクなカウント動作を
プロセツサＭＰＵ（プログラム）にて制御する場合を述
べた。
しかるに本発明ではこれに限定されることなく、例えば
プロセツサＭＰＵとは別個のハードウエア回路にてリン
グカウンタを形成しても良いとは云うまでもない。要す
るにメモリＭＥＭ上に割当てられたトレースバツフアＴ
Ｂの領域（アドレス空間）を管理し、この領域の各アド
レスを順次サイクリツクに出力するよう構成すれば良い
ものである。
プロセツサＭＰＵとは別個のハードウエア回路にてリン
グカウンタを形成しても良いとは云うまでもない。要す
るにメモリＭＥＭ上に割当てられたトレースバツフアＴ
Ｂの領域（アドレス空間）を管理し、この領域の各アド
レスを順次サイクリツクに出力するよう構成すれば良い
ものである。
第１図、第２図は、本発明の一実施例のプロツク図及び
説明図であり、図中ＭＰＵはプロセツサＭＥＭはメモｌ
）ＳＲＣＴはリングカウンタ、ＴＢはトレースバツフア
、ＲＲＧ，ＲＧはレジスタ、ＳＤ，ＲＤは送信及び受信
回路、ＬＣは回線制御部、ＫＢはキーボード、ＤＩＳＰ
は表示器である。
説明図であり、図中ＭＰＵはプロセツサＭＥＭはメモｌ
）ＳＲＣＴはリングカウンタ、ＴＢはトレースバツフア
、ＲＲＧ，ＲＧはレジスタ、ＳＤ，ＲＤは送信及び受信
回路、ＬＣは回線制御部、ＫＢはキーボード、ＤＩＳＰ
は表示器である。
Claims (1)
- １ 回線に接続され、回線に対するデータの送受信を行
う送受信回路と、送受信されるデータに対する処理を行
う処理部と、メモリとを備えたデータ送受信装置におい
て、前記メモリの一部に、回線との間で送受信されるデ
ータを蓄積するバッファ領域を設けるとともに、データ
送受信タイミングに同期して前記バッファ領域に割当て
られたアドレスを順次循環して出力するリングカウンタ
を設け、回線に対して送受信されるデータを、送受信の
区別を示す区別符号とともに前記リングカウンタの出力
するアドレスに対応するバッファ領域内の記憶位置に順
次蓄積することを特徴とする回線データトレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54101955A JPS5934028B2 (ja) | 1979-08-10 | 1979-08-10 | 回線デ−タトレ−ス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54101955A JPS5934028B2 (ja) | 1979-08-10 | 1979-08-10 | 回線デ−タトレ−ス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5625855A JPS5625855A (en) | 1981-03-12 |
| JPS5934028B2 true JPS5934028B2 (ja) | 1984-08-20 |
Family
ID=14314294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54101955A Expired JPS5934028B2 (ja) | 1979-08-10 | 1979-08-10 | 回線デ−タトレ−ス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934028B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672574A (en) * | 1981-06-16 | 1987-06-09 | International Business Machines Corporation | Data communication system with terminal for displaying the coded stream of data being transmitted |
| JPS61103344A (ja) * | 1984-10-26 | 1986-05-21 | Nec Corp | ハンドヘルド・コントロ−ルタ−ミナル |
-
1979
- 1979-08-10 JP JP54101955A patent/JPS5934028B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5625855A (en) | 1981-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732674B2 (ja) | データ伝送装置 | |
| US4546467A (en) | Monitor for transmission line | |
| US6185731B1 (en) | Real time debugger for a microcomputer | |
| CA1315008C (en) | System permitting peripheral interchangeability | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| KR870000114B1 (ko) | 데이타 처리 시스템 | |
| JPS5934028B2 (ja) | 回線デ−タトレ−ス方式 | |
| US20180205495A1 (en) | Information processing device and burst error reproducing method | |
| JP2564982B2 (ja) | 汎用インタフェース制御装置 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPS6367383B2 (ja) | ||
| JPS5918741B2 (ja) | 自動診断方式 | |
| SU1249526A1 (ru) | Графический дисплей с контролем | |
| JPS63118964A (ja) | 情報処理装置 | |
| JPH0467663B2 (ja) | ||
| SU526876A1 (ru) | Устройство дл управлени диагностикой каналов | |
| JP2605781B2 (ja) | パリティ回路の自動診断装置 | |
| JPH0152774B2 (ja) | ||
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| JPH0783391B2 (ja) | 障害情報伝送方法 | |
| JPS62159258A (ja) | Ｂｕｓ診断方式 | |
| JP3080150B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JPS60112339A (ja) | 環状デ−タ母線障害通知方式 | |
| JPS6059838A (ja) | ネツトワ−ク監視装置 |