JPH05257871A - データバス制御方式 - Google Patents
データバス制御方式Info
- Publication number
- JPH05257871A JPH05257871A JP4054573A JP5457392A JPH05257871A JP H05257871 A JPH05257871 A JP H05257871A JP 4054573 A JP4054573 A JP 4054573A JP 5457392 A JP5457392 A JP 5457392A JP H05257871 A JPH05257871 A JP H05257871A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data bus
- error
- control circuit
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】複数のデータバスを介してデータ転送中にデー
タバスに障害が発生した際、データバスのバイト幅を変
更して残りの正常なデータバスを使用してデータ転送を
継続する。 【構成】エラー検出回路３−１，３−２は、データバス
２−１，２−２のデータ転送エラーを検出し、エラー検
出情報をエラー報告回路６へ送出する。エラー報告回路
６は、データ転送制御回路１へエラー発生を報告する。
データ転送制御回路１のクロック制御回路１−３，イネ
ーブル制御回路１−４は、バッファ１−１，１−２を制
御して正常なデータバス２−１または２−２を使用して
データ転送を継続する。
タバスに障害が発生した際、データバスのバイト幅を変
更して残りの正常なデータバスを使用してデータ転送を
継続する。 【構成】エラー検出回路３−１，３−２は、データバス
２−１，２−２のデータ転送エラーを検出し、エラー検
出情報をエラー報告回路６へ送出する。エラー報告回路
６は、データ転送制御回路１へエラー発生を報告する。
データ転送制御回路１のクロック制御回路１−３，イネ
ーブル制御回路１−４は、バッファ１−１，１−２を制
御して正常なデータバス２−１または２−２を使用して
データ転送を継続する。
Description
【０００１】
【産業上の利用分野】本発明はデータバスに関し、特に
データエラー発生時に自動的にデータバスのバイト幅を
変更する機能を有するデータバス制御方式に関する。
データエラー発生時に自動的にデータバスのバイト幅を
変更する機能を有するデータバス制御方式に関する。
【０００２】
【従来の技術】従来の複数バイト幅のデータバス制御方
式は、図３（ａ）に示すように、データ転送制御回路１
と、データバス５−１，５−２と、データエラー検出回
路３−１，３−２を有している。ホストインタフェース
からデータバスＡおよびＢを介して入力されるデータ
は、データ転送制御回路４のバッファ４−１，４−２に
一端取り込み、図３（ｂ）に示すように、入力データに
同期したクロック（ＣＬＫ）により読み出し、データバ
ス５−１，５−２を介してディスクドライブへ転送す
る。そのため片側のデータバス５−１または５−２に障
害が発生すると、他方のデータバスが正常であってもデ
ータの転送が停止する。
式は、図３（ａ）に示すように、データ転送制御回路１
と、データバス５−１，５−２と、データエラー検出回
路３−１，３−２を有している。ホストインタフェース
からデータバスＡおよびＢを介して入力されるデータ
は、データ転送制御回路４のバッファ４−１，４−２に
一端取り込み、図３（ｂ）に示すように、入力データに
同期したクロック（ＣＬＫ）により読み出し、データバ
ス５−１，５−２を介してディスクドライブへ転送す
る。そのため片側のデータバス５−１または５−２に障
害が発生すると、他方のデータバスが正常であってもデ
ータの転送が停止する。
【０００３】
【発明が解決しようとする課題】従来の複数バイト幅の
データバスは、データ転送制御回路４によりデータ転送
が行われ、データエラーはデータエラー検出回路３−
１，３−２により検出される。例えばデータバス５−１
において、バスが切断されてしまう等の障害が発生し、
回復不能となった場合、データバスは５−１だけでな
く、データバス５−２も使用することができなくなり、
データ転送が行えなくなってしまうという欠点があっ
た。
データバスは、データ転送制御回路４によりデータ転送
が行われ、データエラーはデータエラー検出回路３−
１，３−２により検出される。例えばデータバス５−１
において、バスが切断されてしまう等の障害が発生し、
回復不能となった場合、データバスは５−１だけでな
く、データバス５−２も使用することができなくなり、
データ転送が行えなくなってしまうという欠点があっ
た。
【０００４】本発明の目的は、複数のデータバスを介し
てデータを転送中にデータバスに障害が発生した場合、
残りの正常なデータバスを使用してデータ転送を継続す
るデータバス制御方式を提供することにある。
てデータを転送中にデータバスに障害が発生した場合、
残りの正常なデータバスを使用してデータ転送を継続す
るデータバス制御方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明のデータバス制御
方式は、複数バイト幅のデータバスと、このデータバス
１バイト幅毎のデータエラーを検出するエラー検出回路
と、前記データバスのバス幅制御および前記データバス
を通じてのデータ転送制御を行うデータバス制御回路
と、前記エラー検出回路で検出されたエラー情報により
前記データバスのバイト幅変更を前記データバス制御回
路に対して指示するエラー報告回路とを有し、前記エラ
ー検出回路がデータエラーを検出した場合に前記エラー
報告回路の指示により前記データバス制御回路が前記デ
ータバスのバイト幅を自動的に変更する機能を有する。
方式は、複数バイト幅のデータバスと、このデータバス
１バイト幅毎のデータエラーを検出するエラー検出回路
と、前記データバスのバス幅制御および前記データバス
を通じてのデータ転送制御を行うデータバス制御回路
と、前記エラー検出回路で検出されたエラー情報により
前記データバスのバイト幅変更を前記データバス制御回
路に対して指示するエラー報告回路とを有し、前記エラ
ー検出回路がデータエラーを検出した場合に前記エラー
報告回路の指示により前記データバス制御回路が前記デ
ータバスのバイト幅を自動的に変更する機能を有する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す図であり、（ａ）は
２バイト幅データバスの場合のブロック図、（ｂ）は図
１（ａ）のデータバス２−１が障害の場合のデータ転送
の様子を示す図である。図２は図１（ａ）においてデー
タバス２−１，２−２が正常時のデータ転送の様子を示
す図である。データ転送及びデータバスのバイト幅の変
更を制御するデータ転送制御回路１、データ転送制御回
路１によりバイト幅を変更することができるデータバス
２−１，２−２と、データバス２−１，２−２にそれぞ
れ付随するデータエラーを検出するためのエラー検出回
路３−１，３−２と、エラー検出回路３−１，３−２で
データエラーが検出された場合にデータ転送制御回路１
にデータバスのバイト幅変更指示を行うエラー報告回路
６とで構成する。
る。図１は本発明の一実施例を示す図であり、（ａ）は
２バイト幅データバスの場合のブロック図、（ｂ）は図
１（ａ）のデータバス２−１が障害の場合のデータ転送
の様子を示す図である。図２は図１（ａ）においてデー
タバス２−１，２−２が正常時のデータ転送の様子を示
す図である。データ転送及びデータバスのバイト幅の変
更を制御するデータ転送制御回路１、データ転送制御回
路１によりバイト幅を変更することができるデータバス
２−１，２−２と、データバス２−１，２−２にそれぞ
れ付随するデータエラーを検出するためのエラー検出回
路３−１，３−２と、エラー検出回路３−１，３−２で
データエラーが検出された場合にデータ転送制御回路１
にデータバスのバイト幅変更指示を行うエラー報告回路
６とで構成する。
【０００７】次に動作について説明する。ここでは仮に
２バイト幅のデータバスの場合について説明する。デー
タ転送中にデータバス２−１，２−２のどちらかでデー
タエラーが発生した場合、データ転送制御回路１はエラ
ーが発生したデータバスの使用を停止して、残ったデー
タバスを使用する。仮にデータバス２−１においてデー
タエラーが起きた場合、エラー検出回路３−１はエラー
信号をエラー報告回路６に出力する。エラー報告回路６
は、データ転送制御回路１にデータバスのバイト幅変更
信号を出力する。データ転送制御回路１は、データバス
のバイト幅変更信号を受けると、エラーの発生したデー
タバス２−１の使用を停止し、残ったデータバス２−２
を使用してデータ転送を行う。
２バイト幅のデータバスの場合について説明する。デー
タ転送中にデータバス２−１，２−２のどちらかでデー
タエラーが発生した場合、データ転送制御回路１はエラ
ーが発生したデータバスの使用を停止して、残ったデー
タバスを使用する。仮にデータバス２−１においてデー
タエラーが起きた場合、エラー検出回路３−１はエラー
信号をエラー報告回路６に出力する。エラー報告回路６
は、データ転送制御回路１にデータバスのバイト幅変更
信号を出力する。データ転送制御回路１は、データバス
のバイト幅変更信号を受けると、エラーの発生したデー
タバス２−１の使用を停止し、残ったデータバス２−２
を使用してデータ転送を行う。
【０００８】すなわち、データ転送制御回路１は、エラ
ー報告回路６からエラー報告を受けると、ＣＬＫ制御回
路１−３，イネーブル制御回路１−４によりバッファ１
−１，１−２を制御して、図１（ｂ）に示すようにデー
タバス２−２を使用してデータ転送を継続する。なおデ
ータバス２−１，２−２が正常時は図２に示すように従
来と同様にデータ転送する。以上、２バイトのデータバ
スを使用した例について説明したが、３バイト幅以上の
データバスに対しても同様の動作をすることは言うまで
もない。
ー報告回路６からエラー報告を受けると、ＣＬＫ制御回
路１−３，イネーブル制御回路１−４によりバッファ１
−１，１−２を制御して、図１（ｂ）に示すようにデー
タバス２−２を使用してデータ転送を継続する。なおデ
ータバス２−１，２−２が正常時は図２に示すように従
来と同様にデータ転送する。以上、２バイトのデータバ
スを使用した例について説明したが、３バイト幅以上の
データバスに対しても同様の動作をすることは言うまで
もない。
【０００９】
【発明の効果】以上説明したように本発明は、データエ
ラーが発生したデータバスの使用を停止して残ったデー
タバスを通じてデータ転送を継続することができるとい
う効果がある。
ラーが発生したデータバスの使用を停止して残ったデー
タバスを通じてデータ転送を継続することができるとい
う効果がある。
【図１】本発明の一実施例を示す図であり、（ａ）はブ
ロック図を示し、（ｂ）はデータバス２−１が障害時の
データ転送の様子を示す図である。
ロック図を示し、（ｂ）はデータバス２−１が障害時の
データ転送の様子を示す図である。
【図２】図２は図１におけるデータバス２−１，２−２
が正常時のデータ転送の様子を示す図である。
が正常時のデータ転送の様子を示す図である。
【図３】データバス制御方式の従来例を示す図であり
（ａ）はブロック図を示し、（ｂ）はデータ転送の様子
を示す図である。
（ａ）はブロック図を示し、（ｂ）はデータ転送の様子
を示す図である。
１，４ データ転送制御回路 １−１，１−２，４−１，４−２ バッファ １−３ クロック（ＣＬＫ）制御回路 １−４ イネーブル制御回路 １−５ バス接続回路 ２−１，２−２，５−１，５−２ データバス ３−１，３−２ エラー検出回路 ６ エラー報告回路
Claims (1)
- 【請求項１】 複数バイト幅のデータバスと、このデー
タバス１バイト幅毎のデータエラーを検出するエラー検
出回路と、前記データバスのバス幅制御および前記デー
タバスを通じてのデータ転送制御を行うデータバス制御
回路と、前記エラー検出回路で検出されたエラー情報に
より前記データバスのバイト幅変更を前記データバス制
御回路に対して指示するエラー報告回路とを有し、前記
エラー検出回路がデータエラーを検出した場合に前記エ
ラー報告回路の指示により前記データバス制御回路が前
記データバスのバイト幅を自動的に変更する機能を有す
ることを特徴とするデータバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054573A JPH05257871A (ja) | 1992-03-13 | 1992-03-13 | データバス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054573A JPH05257871A (ja) | 1992-03-13 | 1992-03-13 | データバス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257871A true JPH05257871A (ja) | 1993-10-08 |
Family
ID=12974439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054573A Withdrawn JPH05257871A (ja) | 1992-03-13 | 1992-03-13 | データバス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507612B1 (en) | 1998-07-01 | 2003-01-14 | Nec Corporation | Bus access controller |
| EP2367111A1 (en) | 2010-03-18 | 2011-09-21 | Fujitsu Limited | A data transfer system, a reception device of the data transfer system and a control method of the data transfer system |
-
1992
- 1992-03-13 JP JP4054573A patent/JPH05257871A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507612B1 (en) | 1998-07-01 | 2003-01-14 | Nec Corporation | Bus access controller |
| EP2367111A1 (en) | 2010-03-18 | 2011-09-21 | Fujitsu Limited | A data transfer system, a reception device of the data transfer system and a control method of the data transfer system |
| US8503292B2 (en) | 2010-03-18 | 2013-08-06 | Fujitsu Limited | Data transfer system, a reception device of the data transfer system and a control method of the data transfer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05257871A (ja) | データバス制御方式 | |
| JPH0731641B2 (ja) | 非同期データ転送システムおよび方法 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JP2001356881A (ja) | 多重化記憶制御装置 | |
| JP3107182B2 (ja) | 二重化記憶装置 | |
| KR100299316B1 (ko) | 에이티엠 교환 시스템에서의 셀 경계 회복 방법 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0368017A (ja) | エラー処理装置 | |
| JPH04239355A (ja) | 電子ディスク装置 | |
| JP2743893B2 (ja) | ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置 | |
| JPH01108627A (ja) | 磁気記憶制御装置 | |
| JPH01284947A (ja) | 二重化バス切り替え方法 | |
| JPH01314362A (ja) | エラー処理方式 | |
| JPH045743A (ja) | チャネルスイッチ制御方式 | |
| JPS59221723A (ja) | 入出力制御装置の初期化終了報告方式 | |
| JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH07117905B2 (ja) | マイクロプロセッサ | |
| JPH01173150A (ja) | 非同期的信号の監視方式 | |
| JPS6320647A (ja) | デ−タ転送装置 | |
| JPH04114225A (ja) | ファイル変換方法 | |
| JPS61175831A (ja) | デ−タ等価制御方式 | |
| JPH0470950A (ja) | Ｃｐｕ間通信装置 | |
| JPS6339065A (ja) | デ−タ転送装置 | |
| JPH0146890B2 (ja) | ||
| JPH0262136A (ja) | 選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |