JPH01284947A - 二重化バス切り替え方法 - Google Patents

二重化バス切り替え方法

Info

Publication number
JPH01284947A
JPH01284947A JP63115292A JP11529288A JPH01284947A JP H01284947 A JPH01284947 A JP H01284947A JP 63115292 A JP63115292 A JP 63115292A JP 11529288 A JP11529288 A JP 11529288A JP H01284947 A JPH01284947 A JP H01284947A
Authority
JP
Japan
Prior art keywords
bus
switching
node
information
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63115292A
Other languages
English (en)
Inventor
Hiroshi Takekoshi
竹腰 博
Zenichi Yashiro
善一 矢代
Hideki Kasahara
英樹 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63115292A priority Critical patent/JPH01284947A/ja
Publication of JPH01284947A publication Critical patent/JPH01284947A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、交換機、大型コンピュータ等の分野におい
て用いられる二重化バス切り替え方法に関する。
「従来の技術」 障害発生時においても動作の中断が許されないようなシ
ステムにおいては、システム自体で障害を検出し、その
障害を自動的に回復する機能が設けられる。また、この
種のシステムとして、二本のバスを設け、これらのバス
を適宜切り替えて使用するようにしたものが知られてい
る。そして、この発明は、特に、上述した二本のバスを
有するシステムにおけるバス切り替え方法に関する。
従来のこの種のシステムにおいて、バス切り替えを行う
ことが予測可能である場合は、バス上の通信を予め中止
し、バス切り替え後に再開させることにより、システム
の誤動作を防止することが可能である。一方、バス切り
替えが何時行われるか予測不可能な場合に、何等の準備
もなくバス切り替えを行・うと、バスクロックの位相ず
れによるバスインタフェース回路の誤動作およびデータ
の一部欠落が生じる可能性がある。そこで、同期式バス
の場合、バスクロックを停止する等の方式によって上述
したバス切り替え時の誤動作を防止していた。
「発明が解決しようとする課題」 しかしながら、上述したバス切り替え時にパスタロック
を停止させる方式は、バスインタフェース回路の誤動作
を防止するため、クロックをどの位置で停止・再開させ
るか、バス切り替え信号をどのタイミングで送出するか
等の細かな制御を行うための回路が必要であり、回路が
複雑、高価になる欠点が有った。
本発明の目的は、回路及びソフトウェアの増加を殆ど伴
わずに、バス切り替え時の誤動作を防止することができ
るバス切り替え方法を堤供することにある。
「課題を解決するための手段」 この発明は、二重化されたバスと、前記バスの切り替え
及び障害検出・回復手段を持つシステムにおいて、前記
バス上に障害情報を出力する障害情報出力手段を設け、
前記バス切り替え時において前記バス上に障害情報出力
手段から障害情報を出力して強制的に前記バス上の転送
処理を中断させ、自動的に回復処理を行なわせることを
特徴としている。
「作用」 この発明によれば、通常のシステムに備わっているバス
障害検出・回復機能(例えば、バスエラー、タイムアウ
ト等)をバス切り替え時に利用することによって、殆ど
回路およびソフトウェアの増加を伴うことなく、誤動作
のないバス切り替えを行うことができる。
「実施例」 図は本発明の一実施例によるバス切り替え方法を適用し
たコンピュータシステムの構成を示すブロック図である
。この図において、BOは#0系システムバス、Blは
#llシンテムバス、BMOは#0系システムバスBO
の制御を行う#0系バスマスタ、BMIは#l系システ
ムバス131の制御を行う#1系バスマスタ、EMはバ
スマスタBMOまたはBMIに異常が発生した場合等に
おいて所定の処理を行う異常回路、NO,Nl・・・・
・NnはシステムバスBOまたはBlを介して相互にデ
ータ伝送を行うノードである。なお、上述したバスマス
タ、異常回路、ノードはいずれもCPU(中央処理装置
)を有して構成されている。
このような構成において、いま、システムはシステムバ
スBOを用いており、各ノードNO〜Nnはシステムバ
スBOに接続され、システムバスBOの制御をバスマス
タBMOが行っており、また、例えばノードNlとノー
ドN5とがデータ伝送を行っていたとする。
ここで、システムバスBOをシステムバスBlに切り替
える必要が生じた場合、まず、バスマスタBMOが各ノ
ードNO〜Nnへ切り替え指令KSOを出力すると共に
、異常回路EMを介してバスマスタBMIヘバス切り替
えを通知する。各ノードN O= N nは各々切り替
え指令KSOを受け、使用バスをシステムバスBOから
Blに切り替える。一方、バスマスタBMIはバス切り
替え通知を受け、各ノードNO〜Nnにおけるバス切り
替えが終了した直後においてバスエラーまたはタイムア
ウト等のバス障害情報をシステムバスB1に出力する。
現在通信中のノードNlおよびN5は各々このバス障害
情報を検出し、予め定められているバスプロトコルに従
い通信処理を中断し、リトライ等の回復処理を行う。こ
れにより、バス切り替え時においてデータ欠落等が発生
した場合においても、自動的に修復される。
また、バスマスタBMOに異常が発生した場合は、異常
回路EMからバスマスタBMIへ異常発生が通知される
。バスマスタBMIはこの通知を受け、切り替え指令K
Slを各ノードNO〜Nnへ出力する。各ノードNO〜
Nnは各々この切り替え指令KSIを受け、システムバ
スをBOからBlに切り替える。次いで、バスマスクB
MIがバス障害情報をシステムバスB1へ出力する。な
お、システムバスBlからシステムバスBOへの切り替
えも同様にして行なわれる。
このように、上記実施例においては、システムバス切り
替え中にバスインタフェース回路の誤動作、データの欠
落等が発生してもしなくても、バスプロトコルに規定さ
れている障害処理を行わせることにより、データの信頼
性を確保することが可能となる。
「発明の効果」 以上説明したように、この発明によれば、二重化したバ
スを切り替える場合に、通常のパスノステムに備えられ
ている障害検出・回復機能を利用することにより、殆ど
ハードウェア及びソフトウェアの改造、追加を行うこと
なく、バス切り替え時の誤動作を防止することができる
。この結果、二重化構成法か考慮されていない汎用のバ
ス等を用いても、バス二重化ンステムを構成することが
可能となる。
【図面の簡単な説明】
図はこの発明の一実施例による二重化バス切り替え方法
を適用したコンビュータノステムの構成を示すブロック
図である。 BO,Bl・・・・・ンステムバス、BMO,BMI・
・・・・・バスマスク、N O= N n・・・・・・
ノード。

Claims (1)

    【特許請求の範囲】
  1. 二重化されたバスと、前記バスの切り替え及び障害検出
    ・回復手段を持つシステムにおいて、前記バス上に障害
    情報を出力する障害情報出力手段を設け、前記バス切り
    替え時において前記バス上に障害情報出力手段から障害
    情報を出力して強制的に前記バス上の転送処理を中断さ
    せ、自動的に回復処理を行なわせることを特徴とする二
    重化バス切り替え方法。
JP63115292A 1988-05-12 1988-05-12 二重化バス切り替え方法 Pending JPH01284947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63115292A JPH01284947A (ja) 1988-05-12 1988-05-12 二重化バス切り替え方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63115292A JPH01284947A (ja) 1988-05-12 1988-05-12 二重化バス切り替え方法

Publications (1)

Publication Number Publication Date
JPH01284947A true JPH01284947A (ja) 1989-11-16

Family

ID=14659045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63115292A Pending JPH01284947A (ja) 1988-05-12 1988-05-12 二重化バス切り替え方法

Country Status (1)

Country Link
JP (1) JPH01284947A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124751A (ja) * 1990-09-17 1992-04-24 Toshiba Corp シングルバスアダプタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124751A (ja) * 1990-09-17 1992-04-24 Toshiba Corp シングルバスアダプタ

Similar Documents

Publication Publication Date Title
KR100566338B1 (ko) 폴트 톨러런트 컴퓨터 시스템, 그의 재동기화 방법 및 재동기화 프로그램이 기록된 컴퓨터 판독가능 기억매체
JP3206006B2 (ja) 二重化バス制御方法及び装置
GB2392520A (en) Recovering from loss of lock step
US10248156B2 (en) Data processing device
JP4182948B2 (ja) フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
JP3063334B2 (ja) 高信頼度化情報処理装置
JPH01284947A (ja) 二重化バス切り替え方法
US6832331B1 (en) Fault tolerant mastership system and method
JPS6027041B2 (ja) ハイアラキ制御システムにおける下位制御装置の切換方法
JP3652232B2 (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
JPS63113701A (ja) 制御用デジタルコンピュータにおける独立したバックアップモードへの切換方法及び機構
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JPS60222945A (ja) 異常時等のバツクアツプシステム
JPS5911455A (ja) 中央演算処理装置の冗長システム
JPS6113627B2 (ja)
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPH04211841A (ja) 二重化処理装置
JPH07114521A (ja) マルチマイクロコンピュータシステム
JP3055249B2 (ja) プロセッサのデバッグ方式
JPH0471037A (ja) 電子計算機の二重化方式
JPH06139091A (ja) 高信頼度化情報処理装置
JPH04344941A (ja) 高信頼性プロセッサ
JPH053017B2 (ja)
JPH04257931A (ja) 計算機システム
JPS62140155A (ja) 装置のデ−タバス自動切替回路