JP3063334B2 - 高信頼度化情報処理装置 - Google Patents
高信頼度化情報処理装置Info
- Publication number
- JP3063334B2 JP3063334B2 JP3336696A JP33669691A JP3063334B2 JP 3063334 B2 JP3063334 B2 JP 3063334B2 JP 3336696 A JP3336696 A JP 3336696A JP 33669691 A JP33669691 A JP 33669691A JP 3063334 B2 JP3063334 B2 JP 3063334B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- bus cycle
- signal
- microprocessors
- malfunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/182—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1654—Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高信頼性が要求される
高信頼度化情報処理装置に関し、特に、マイクロプロセ
ッサの一過性の誤動作に対するフォールトトレラント化
を行う高信頼度化情報処理装置に関する。
高信頼度化情報処理装置に関し、特に、マイクロプロセ
ッサの一過性の誤動作に対するフォールトトレラント化
を行う高信頼度化情報処理装置に関する。
【０００２】
【従来の技術】従来の高信頼度化情報処理装置は、マイ
クロプロセッサの分野では、一過性の誤動作によって、
処理が続けられなくなるのを回避するために、マイクロ
プロセッサを３重化して、冗長構成を採っている。マイ
クロプロセッサは、３つあるので、各々の出力を監視し
ていれば、多数決によって、どのマイクロプロセッサが
誤動作をしたかがすぐに分かり、誤動作の検出後には、
誤動作をしたマイクロプロセッサを切り離し、残りの２
つのマイクロプロセッサで処理を継続することができ
る。
クロプロセッサの分野では、一過性の誤動作によって、
処理が続けられなくなるのを回避するために、マイクロ
プロセッサを３重化して、冗長構成を採っている。マイ
クロプロセッサは、３つあるので、各々の出力を監視し
ていれば、多数決によって、どのマイクロプロセッサが
誤動作をしたかがすぐに分かり、誤動作の検出後には、
誤動作をしたマイクロプロセッサを切り離し、残りの２
つのマイクロプロセッサで処理を継続することができ
る。
【０００３】この３重化構成を比較的容易に実現できる
のがＦＲＭ機能である。ＦＲＭ機能は、実行モードで動
作する１つのマイクロプロセッサが外部に出力する信号
を、監視モードで動作する２つのマイクロプロセッサが
自分の中に取り込み、バスサイクルが起動される毎に自
分自身の信号と比較してチェックするものである。
のがＦＲＭ機能である。ＦＲＭ機能は、実行モードで動
作する１つのマイクロプロセッサが外部に出力する信号
を、監視モードで動作する２つのマイクロプロセッサが
自分の中に取り込み、バスサイクルが起動される毎に自
分自身の信号と比較してチェックするものである。
【０００４】３重多数決の原理により、監視モード側の
うちのどちらか１つで不一致を検出した場合には、その
検出したマイクロプロセッサが誤動作したことになり、
監視モード側が同時に２つとも不一致を検出した場合に
は、実行モードのマイクロプロセッサが誤動作したこと
になる。
うちのどちらか１つで不一致を検出した場合には、その
検出したマイクロプロセッサが誤動作したことになり、
監視モード側が同時に２つとも不一致を検出した場合に
は、実行モードのマイクロプロセッサが誤動作したこと
になる。
【０００５】よく知られる３重多数決構成のもう１つの
例としては、３つのマイクロプロセッサの出力するすべ
ての信号を外部で３重多数決により演算した結果を他の
ユニット（例えば、メモリ）に転送するようにしたもの
がある。この場合のマイクロプロセッサは、動作モード
という概念はなく、全てのマイクロプロセッサが同じよ
うに外部に信号を出力する。
例としては、３つのマイクロプロセッサの出力するすべ
ての信号を外部で３重多数決により演算した結果を他の
ユニット（例えば、メモリ）に転送するようにしたもの
がある。この場合のマイクロプロセッサは、動作モード
という概念はなく、全てのマイクロプロセッサが同じよ
うに外部に信号を出力する。
【０００６】３重多数決演算とは、３つの信号をＡ、
Ｂ、Ｃとすると、 Ｙ＝Ａ＊Ｂ＋Ｂ＊Ｃ＋Ｃ＊Ａ ＊：論理積 ＋：論理和 という論理式で表われるものである。この式からわから
るように、出力Ｙには３つの信号Ａ、Ｂ、Ｃの中で、２
つあるいは３つの信号が示す値が出力される。したがっ
て出力Ｙは、同時に２つ以上の誤りがない限り、常に正
しい値であるということができる。
Ｂ、Ｃとすると、 Ｙ＝Ａ＊Ｂ＋Ｂ＊Ｃ＋Ｃ＊Ａ ＊：論理積 ＋：論理和 という論理式で表われるものである。この式からわから
るように、出力Ｙには３つの信号Ａ、Ｂ、Ｃの中で、２
つあるいは３つの信号が示す値が出力される。したがっ
て出力Ｙは、同時に２つ以上の誤りがない限り、常に正
しい値であるということができる。
【０００７】
【発明が解決しようとする課題】従来の高信頼度化情報
処理装置は、ＦＲＭ機能のように、バスサイクルが起動
される毎にその出力信号をチェックする方式では、３つ
のマイクロプロセッサがバスサイクルを同時に起動して
いるときには、十分な効果があるけれども、バスサイク
ル自体がずれてしまうような誤動作のときには、その誤
動作を検出できない場合や、検出が遅れる場合がある。
処理装置は、ＦＲＭ機能のように、バスサイクルが起動
される毎にその出力信号をチェックする方式では、３つ
のマイクロプロセッサがバスサイクルを同時に起動して
いるときには、十分な効果があるけれども、バスサイク
ル自体がずれてしまうような誤動作のときには、その誤
動作を検出できない場合や、検出が遅れる場合がある。
【０００８】例えば、管理モードのマイクロプロセッサ
がバスサイクルを起動しない場合には、その誤動作を検
出できないし、実行モードのマイクロプロセッサが監視
モードのマイクロプロセッサより早くバスサイクルを起
動してしまった場合には、バスサイクルが終了した後に
なって誤動作が検出されることも有り得る。誤動作が発
生した後も、２重化に縮退した状態で処理を正常に継続
するには、その誤動作が発生したバスサイクルを再度同
じように起動する必要があり、そのためには、バスサイ
クルの起動中に誤動作を検出しなければならない。
がバスサイクルを起動しない場合には、その誤動作を検
出できないし、実行モードのマイクロプロセッサが監視
モードのマイクロプロセッサより早くバスサイクルを起
動してしまった場合には、バスサイクルが終了した後に
なって誤動作が検出されることも有り得る。誤動作が発
生した後も、２重化に縮退した状態で処理を正常に継続
するには、その誤動作が発生したバスサイクルを再度同
じように起動する必要があり、そのためには、バスサイ
クルの起動中に誤動作を検出しなければならない。
【０００９】一般に、高集積度のマイクロプロセッサの
一過性の誤動作は、マイクロプロセッサ内部のフリップ
フロップの反転等によるものである。しかし、この反転
は一時的なものなので、反転を起こしたフリップフロッ
プに再度情報が書き込まれれば、復旧してしまう性質の
ものである。したがって、この一時的な不良で処理が停
止してしまうシステムは、信頼性が低いことになる。
一過性の誤動作は、マイクロプロセッサ内部のフリップ
フロップの反転等によるものである。しかし、この反転
は一時的なものなので、反転を起こしたフリップフロッ
プに再度情報が書き込まれれば、復旧してしまう性質の
ものである。したがって、この一時的な不良で処理が停
止してしまうシステムは、信頼性が低いことになる。
【００１０】一方、プロセッサ内部のフリップフロップ
は、データ系と、制御系とを分けた場合に、明かにデー
タ系で使われる割合が大きい。しかし、例えば、命令を
格納する大規模なレジスタでビットの反転が起こった場
合には、違う命令に解釈されて確実に内部のシーケンス
が変わり、バスサイクルのずれを引き起こすことにな
る。このようにバスサイクルがずれる誤動作も、決して
低い割合ではない。
は、データ系と、制御系とを分けた場合に、明かにデー
タ系で使われる割合が大きい。しかし、例えば、命令を
格納する大規模なレジスタでビットの反転が起こった場
合には、違う命令に解釈されて確実に内部のシーケンス
が変わり、バスサイクルのずれを引き起こすことにな
る。このようにバスサイクルがずれる誤動作も、決して
低い割合ではない。
【００１１】また、外部の３重多数決演算回路で全ての
出力信号を多数決演算する方式は、あらゆる誤動作を検
出し、かつ、他のユニットに悪影響を及ぼさず、処理を
中断なしに継続するという点では優れているが、全ての
出力信号を３重多数決演算回路を通過させなければなら
ないので、アドレスやデータ等の信号が他のユニットに
到着するのが遅れ、性能が低下する。また、３重多数決
演算回路自体のハードウェア量もかなり多くなる。この
ように性能の低下と部品の増加とは、現在の高性能化、
低コスト化、コンパクト化、低消費電力化の要求に相反
するものであり、致命的である。
出力信号を多数決演算する方式は、あらゆる誤動作を検
出し、かつ、他のユニットに悪影響を及ぼさず、処理を
中断なしに継続するという点では優れているが、全ての
出力信号を３重多数決演算回路を通過させなければなら
ないので、アドレスやデータ等の信号が他のユニットに
到着するのが遅れ、性能が低下する。また、３重多数決
演算回路自体のハードウェア量もかなり多くなる。この
ように性能の低下と部品の増加とは、現在の高性能化、
低コスト化、コンパクト化、低消費電力化の要求に相反
するものであり、致命的である。
【００１２】
【課題を解決するための手段】本発明の高信頼度化情報
処理装置は、実行モードで動作する第１のマイクロプロ
セッサと、監視モードで動作する第２，第３のマイクロ
プロセッサとが、同期して３重化されたバスサイクルを
開始するときに、バスサイクルを開始するタイミングを
外部に通知するためのバスサイクル開始信号を、動作モ
ードに依らずに、それぞれ外部に出力する高信頼度化情
報処理装置において、前記第１，〜第３のマイクロプロ
セッサから各々出力される３本のバスサイクル開始信号
を常に比較する論理手段により、前記第１，〜第３のマ
イクロプロセッサの１つの誤動作を検出し、前記論理手
段により、実行モードで動作する第１のマイクロプロセ
ッサが誤動作したと判断した場合には、メモリへの書き
込み信号を抑止して、前記メモリにデータを書き込めな
いようにする書き込み抑止手段により、前記第１のマイ
クロプロセッサの誤動作によるメモリ破壊を防止するこ
とにより構成されている。
処理装置は、実行モードで動作する第１のマイクロプロ
セッサと、監視モードで動作する第２，第３のマイクロ
プロセッサとが、同期して３重化されたバスサイクルを
開始するときに、バスサイクルを開始するタイミングを
外部に通知するためのバスサイクル開始信号を、動作モ
ードに依らずに、それぞれ外部に出力する高信頼度化情
報処理装置において、前記第１，〜第３のマイクロプロ
セッサから各々出力される３本のバスサイクル開始信号
を常に比較する論理手段により、前記第１，〜第３のマ
イクロプロセッサの１つの誤動作を検出し、前記論理手
段により、実行モードで動作する第１のマイクロプロセ
ッサが誤動作したと判断した場合には、メモリへの書き
込み信号を抑止して、前記メモリにデータを書き込めな
いようにする書き込み抑止手段により、前記第１のマイ
クロプロセッサの誤動作によるメモリ破壊を防止するこ
とにより構成されている。
【００１３】
【００１４】
【００１５】
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１は、本発明の高信頼度化情報処理装置
の第１の実施例を示すブロック図である。図１に示すよ
うに、実行モードで動作するマイクロプロセッサ１ａ
と、監視モードで動作するマイクロプロセッサ１ｂ，１
ｃとは、３重化されてバッファ２を介してバス３に接続
されている。
の第１の実施例を示すブロック図である。図１に示すよ
うに、実行モードで動作するマイクロプロセッサ１ａ
と、監視モードで動作するマイクロプロセッサ１ｂ，１
ｃとは、３重化されてバッファ２を介してバス３に接続
されている。
【００１８】正常時には、マイクロプロセッサ１ａが出
力信号を常に外部に送り出し、マイクロプロセッサ１
ｂ，１ｃがその情報を取り込んで、自分自身の情報に比
較してチェックする。３重多数決の原理から、マイクロ
プロセッサ１ｂでのみ不一致を検出した場合には、マイ
クロプロセッサ１ｂが故障したことになり、マイクロプ
ロセッサ１ｃでのみ不一致を検出した場合には、マイク
ロプロセッサ１ｃが故障したことになる。また、マイク
ロプロセッサ１ｂ，１ｃが同時に不一致を検出した場合
には、マイクロプロセッサ１ａが故障したことになる。
力信号を常に外部に送り出し、マイクロプロセッサ１
ｂ，１ｃがその情報を取り込んで、自分自身の情報に比
較してチェックする。３重多数決の原理から、マイクロ
プロセッサ１ｂでのみ不一致を検出した場合には、マイ
クロプロセッサ１ｂが故障したことになり、マイクロプ
ロセッサ１ｃでのみ不一致を検出した場合には、マイク
ロプロセッサ１ｃが故障したことになる。また、マイク
ロプロセッサ１ｂ，１ｃが同時に不一致を検出した場合
には、マイクロプロセッサ１ａが故障したことになる。
【００１９】マイクロプロセッサ１ｂ，１ｃが自分自身
の中に取り込んだ情報をチェックするタイミングは、自
分自身がバスサイクルを起動したときである。したがっ
て、３つのマイクロプロセッサ１ａ，１ｂ，１ｃのバス
サイクルが完全に同期しているときには、そのチェック
機能が働き、データ化け等の異常が検出できる。
の中に取り込んだ情報をチェックするタイミングは、自
分自身がバスサイクルを起動したときである。したがっ
て、３つのマイクロプロセッサ１ａ，１ｂ，１ｃのバス
サイクルが完全に同期しているときには、そのチェック
機能が働き、データ化け等の異常が検出できる。
【００２０】３つのマイクロプロセッサ１ａ，１ｂ，１
ｃは、バスサイクルを開始するときに、そのバスサイク
ル開始のタイミングを外部に通知するためのバスサイク
ル開始信号１ａｓ，１ｂｓ，１ｃｓを外部に各々出力す
る。すなわち、信号１ａｓ，１ｂｓ，１ｃｓは、バスサ
イクルが開始されるときに、１クロックサイクル期間だ
け有効になるパルス信号である。
ｃは、バスサイクルを開始するときに、そのバスサイク
ル開始のタイミングを外部に通知するためのバスサイク
ル開始信号１ａｓ，１ｂｓ，１ｃｓを外部に各々出力す
る。すなわち、信号１ａｓ，１ｂｓ，１ｃｓは、バスサ
イクルが開始されるときに、１クロックサイクル期間だ
け有効になるパルス信号である。
【００２１】排他的論理和ゲート４ａ，４ｂ，４ｃ，お
よび２入力のＡＮＤゲート５ａ，５ｂ，５ｃは、３重多
数決回路を構成している。Ｊ−Ｋタイプのフリップフロ
ップ６ａ，６ｂ，６ｃは、３重多数決回路の出力を保持
するために設けられたもので、正常時には全て“０”で
ある。
よび２入力のＡＮＤゲート５ａ，５ｂ，５ｃは、３重多
数決回路を構成している。Ｊ−Ｋタイプのフリップフロ
ップ６ａ，６ｂ，６ｃは、３重多数決回路の出力を保持
するために設けられたもので、正常時には全て“０”で
ある。
【００２２】３重多数決回路は、バスサイクル開始の信
号１ａｓ，１ｂｓ，１ｃｓを常に監視しており、バスサ
イクルのずれが無いかどうかをチェックしている。も
し、信号１ａｓが他の２つの信号１ｂｓ，１ｃｓより早
く有効になったり遅れて有効になったりしたときには、
Ｊ−Ｋタイプのフリップフロップ６ａが“１”にセット
される。
号１ａｓ，１ｂｓ，１ｃｓを常に監視しており、バスサ
イクルのずれが無いかどうかをチェックしている。も
し、信号１ａｓが他の２つの信号１ｂｓ，１ｃｓより早
く有効になったり遅れて有効になったりしたときには、
Ｊ−Ｋタイプのフリップフロップ６ａが“１”にセット
される。
【００２３】また、信号１ｂｓが他の２つの信号１ａ
ｓ，１ｂｓより早く有効になったり遅れて有効になった
りしたときには、Ｊ−Ｋタイプのフリップフロップ６ｂ
が“１”にセットされる。同様に、信号１ｃｓが他の２
つの信号１ａｓ，１ｂｓより早く有効になったり遅れて
有効になったりしたときには、Ｊ−Ｋタイプのフリップ
フロップ６ｃが“１”にセットされる。
ｓ，１ｂｓより早く有効になったり遅れて有効になった
りしたときには、Ｊ−Ｋタイプのフリップフロップ６ｂ
が“１”にセットされる。同様に、信号１ｃｓが他の２
つの信号１ａｓ，１ｂｓより早く有効になったり遅れて
有効になったりしたときには、Ｊ−Ｋタイプのフリップ
フロップ６ｃが“１”にセットされる。
【００２４】したがって、マイクロプロセッサ１ａが誤
動作したときには誤動作信号７ａが“１”に遷移し、マ
イクロプロセッサ１ｂが誤動作したときには誤動作信号
７ｂが“１”に遷移し、マイクロプロセッサ１ｃが誤動
作したときには誤動作信号７ｃが“１”に遷移すること
になる。
動作したときには誤動作信号７ａが“１”に遷移し、マ
イクロプロセッサ１ｂが誤動作したときには誤動作信号
７ｂが“１”に遷移し、マイクロプロセッサ１ｃが誤動
作したときには誤動作信号７ｃが“１”に遷移すること
になる。
【００２５】そして、３つのＪ−Ｋタイプのフリップフ
ロップ６ａ，６ｂ，６ｃは、一度“１”に遷移すると、
リセット信号４３が有効になるまで“１”を保つ。ま
た、誤動作総合信号９は、ＯＲゲート８によって誤動作
信号７ａ，７ｂ，７ｃの論理和を得たもので、“１”の
ときに、いずれかのマイクロプロセッサ１ａ，１ｂ，１
ｃが誤動作したことを示している。
ロップ６ａ，６ｂ，６ｃは、一度“１”に遷移すると、
リセット信号４３が有効になるまで“１”を保つ。ま
た、誤動作総合信号９は、ＯＲゲート８によって誤動作
信号７ａ，７ｂ，７ｃの論理和を得たもので、“１”の
ときに、いずれかのマイクロプロセッサ１ａ，１ｂ，１
ｃが誤動作したことを示している。
【００２６】図２は、マイクロプロセッサ１ａのバスサ
イクルがずれて早くなった誤動作の検出の一例を示すタ
イミングチャートである。図２に示すように、バスサイ
クル開始信号１ａｓが先に有効になると、ＡＮＤゲート
５ａの出力により、誤動作信号７ａおよび誤動作総合信
号９が“１”に遷移している。
イクルがずれて早くなった誤動作の検出の一例を示すタ
イミングチャートである。図２に示すように、バスサイ
クル開始信号１ａｓが先に有効になると、ＡＮＤゲート
５ａの出力により、誤動作信号７ａおよび誤動作総合信
号９が“１”に遷移している。
【００２７】図３は、本発明の高信頼度化情報処理装置
の第２の実施例を示すブロック図である。図３に示すよ
うに、３重化されたマイクロプロセッサ１ａ，１ｂ，１
ｃには、共通にバスサイクル終結信号２２およびリトラ
イ指示信号１３が入力されており、個々に切り離し指示
信号２１ａ，２１ｂ，２１ｃが入力されている。信号２
１ａ，２１ｂ，２１ｃをバスサイクルの実行中に有効に
すると、対応するマイクロプロセッサ１ａ，１ｂ，１ｃ
は、そのバスサイクルを終了した後に、論理的に切り離
し状態に入り、バスサイクルを一切実行しなくなる。
の第２の実施例を示すブロック図である。図３に示すよ
うに、３重化されたマイクロプロセッサ１ａ，１ｂ，１
ｃには、共通にバスサイクル終結信号２２およびリトラ
イ指示信号１３が入力されており、個々に切り離し指示
信号２１ａ，２１ｂ，２１ｃが入力されている。信号２
１ａ，２１ｂ，２１ｃをバスサイクルの実行中に有効に
すると、対応するマイクロプロセッサ１ａ，１ｂ，１ｃ
は、そのバスサイクルを終了した後に、論理的に切り離
し状態に入り、バスサイクルを一切実行しなくなる。
【００２８】また、信号２１ａ，２１ｂ，２１ｃが無効
になると自動的に切り離し状態が解除され、バスサイク
ルが実行され始める。さらに、マイクロプロセッサ１
ａ，１ｂには、それぞれ、動作モードを指定する動作モ
ード指示信号２３ａ，２３ｂが入力されている。信号２
３ａ，２３ｂは、“１”で実行モードとなり、“０”で
監視モードとなる。Ｊ−Ｋタイプのフリップフロップ１
９は、これらの２つのモードを区別するフリップフロッ
プであり、正常動作時にはＱ＝“０”である。したがっ
て、マイクロプロセッサ１ａが実行モードで動作してい
る。
になると自動的に切り離し状態が解除され、バスサイク
ルが実行され始める。さらに、マイクロプロセッサ１
ａ，１ｂには、それぞれ、動作モードを指定する動作モ
ード指示信号２３ａ，２３ｂが入力されている。信号２
３ａ，２３ｂは、“１”で実行モードとなり、“０”で
監視モードとなる。Ｊ−Ｋタイプのフリップフロップ１
９は、これらの２つのモードを区別するフリップフロッ
プであり、正常動作時にはＱ＝“０”である。したがっ
て、マイクロプロセッサ１ａが実行モードで動作してい
る。
【００２９】実行モードで動作しているマイクロプロセ
ッサ１ａが誤動作した場合に、それまで行ってきた処理
をそのまま継続するためには、それまで監視モードで動
作していたマイクロプロセッサ１ｂを実行モードに切り
換えて、２台のマイクロプロセッサ１ｂ，１ｃで動作さ
せることのできる再構成機能と、誤動作が検出されたと
きに実行されていたバスサイクルを再構成後に再び実行
し直すリトライ機能とが必要である。
ッサ１ａが誤動作した場合に、それまで行ってきた処理
をそのまま継続するためには、それまで監視モードで動
作していたマイクロプロセッサ１ｂを実行モードに切り
換えて、２台のマイクロプロセッサ１ｂ，１ｃで動作さ
せることのできる再構成機能と、誤動作が検出されたと
きに実行されていたバスサイクルを再構成後に再び実行
し直すリトライ機能とが必要である。
【００３０】本実施例のマイクロプロセッサ１ａ，１
ｂ，１ｃは、再構成機能とバスサイクルのリトライ機能
とを有している。再構成機能は、予め切り離し指示信号
２１ａ，２１ｂ，２１ｃを有効にして、対応するマイク
ロプロセッサ１ａ，１ｂ，１ｃを切り離し状態にした段
階で動作モード指示信号２３ａ，２３ｂを反転させるこ
とにより、いままで監視モードで動作していたマイクロ
プロセッサ１ｂを実行モードで動作させることができ
る。
ｂ，１ｃは、再構成機能とバスサイクルのリトライ機能
とを有している。再構成機能は、予め切り離し指示信号
２１ａ，２１ｂ，２１ｃを有効にして、対応するマイク
ロプロセッサ１ａ，１ｂ，１ｃを切り離し状態にした段
階で動作モード指示信号２３ａ，２３ｂを反転させるこ
とにより、いままで監視モードで動作していたマイクロ
プロセッサ１ｂを実行モードで動作させることができ
る。
【００３１】なお、マイクロプロセッサの切り離し状態
とは、マイクロプロセッサのアドレス線およびデータ線
等の出力信号が３ステートになり、電気的に外部回路に
影響を与えない状態を指す。また、リトライ機能は、バ
スサイクル終結信号２２の入力に同期してリトライ指示
信号１３を有効にすれば、自動的にもう一度、同じバス
サイクルを繰り返すことができる。
とは、マイクロプロセッサのアドレス線およびデータ線
等の出力信号が３ステートになり、電気的に外部回路に
影響を与えない状態を指す。また、リトライ機能は、バ
スサイクル終結信号２２の入力に同期してリトライ指示
信号１３を有効にすれば、自動的にもう一度、同じバス
サイクルを繰り返すことができる。
【００３２】次に、３重多数決回路により、実行モード
で動作しているマイクロプロセッサ１ａの誤動作が検出
された後の処理手順を示す。
で動作しているマイクロプロセッサ１ａの誤動作が検出
された後の処理手順を示す。
【００３３】マイクロプロセッサ１ａを論理的に切り
離す。
離す。
【００３４】マイクロプロセッサ１ｂ，１ｃがバスサ
イクルを実行中であることを確認後に、マイクロプロセ
ッサ１ｂ，１ｃに対応する切り離し指示信号２１ｂ，２
１ｃを有効に設定して、リトライ指示信号１３およびバ
スサイクル終結信号２２を有効にして、強制的にバスサ
イクルを終了させる。
イクルを実行中であることを確認後に、マイクロプロセ
ッサ１ｂ，１ｃに対応する切り離し指示信号２１ｂ，２
１ｃを有効に設定して、リトライ指示信号１３およびバ
スサイクル終結信号２２を有効にして、強制的にバスサ
イクルを終了させる。
【００３５】マイクロプロセッサ１ｂを実行モードに
切り換える。
切り換える。
【００３６】切り離し指示信号２１ｂ，２１ｃを無効
にして、再度バスサイクルを実行させる。
にして、再度バスサイクルを実行させる。
【００３７】３重多数決回路により、実行モードで動作
しているマイクロプロセッサ１ａの誤動作が検出された
時点では、マイクロプロセッサ１ａとマイクロプロセッ
サ１ｂ，１ｃとのバスサイクルの状態には、２つのケー
スがある。すなわち、マイクロプロセッサ１ａの方がバ
スサイクルを早く開始した場合と、マイクロプロセッサ
１ｂ，１ｃの方がバスサイクルを早く開始した場合とで
ある。
しているマイクロプロセッサ１ａの誤動作が検出された
時点では、マイクロプロセッサ１ａとマイクロプロセッ
サ１ｂ，１ｃとのバスサイクルの状態には、２つのケー
スがある。すなわち、マイクロプロセッサ１ａの方がバ
スサイクルを早く開始した場合と、マイクロプロセッサ
１ｂ，１ｃの方がバスサイクルを早く開始した場合とで
ある。
【００３８】リトライ機能を正常に動作させるために
は、マイクロプロセッサ１ａの方がバスサイクルを早く
開始したときには、マイクロプロセッサ１ｂ，１ｃがバ
スサイクルを開始するまで待ち合わせ、バスサイクルが
開始されたことを確認してから、バスサイクル終結信号
２２を有効にする必要がある。なぜならば、自分自身が
バスサイクルを実行していないのに、強制的にバスサイ
クルを終了されても、リトライするバスサイクルが不明
なためにリトライできないからである。
は、マイクロプロセッサ１ａの方がバスサイクルを早く
開始したときには、マイクロプロセッサ１ｂ，１ｃがバ
スサイクルを開始するまで待ち合わせ、バスサイクルが
開始されたことを確認してから、バスサイクル終結信号
２２を有効にする必要がある。なぜならば、自分自身が
バスサイクルを実行していないのに、強制的にバスサイ
クルを終了されても、リトライするバスサイクルが不明
なためにリトライできないからである。
【００３９】Ｊ−Ｋタイプのフリップフロップ１０は、
マイクロプロセッサ１ｂのバスサイクル開始信号１ｂｓ
が有効（“０”）になったときに“１”にセットされ
て、バスサイクルが終結すると“０”にリセットされ
る。したがって、フリップフロップ１０が“１”の状態
のときには、マイクロプロセッサ１ｂがバスサイクルの
実行中であることを示している。
マイクロプロセッサ１ｂのバスサイクル開始信号１ｂｓ
が有効（“０”）になったときに“１”にセットされ
て、バスサイクルが終結すると“０”にリセットされ
る。したがって、フリップフロップ１０が“１”の状態
のときには、マイクロプロセッサ１ｂがバスサイクルの
実行中であることを示している。
【００４０】実行モードで動作しているマイクロプロセ
ッサ１ａが誤動作すると、信号７ａが直ちに“１”に遷
移する。これを受けて、切り離し指示信号２１ａは、直
ちに有効（“１”）となり、マイクロプロセッサ１ａ
は、論理的に切り離されて、外部への出力を行わなくな
る。また、マイクロプロセッサ１ｂ，１ｃがバスサイク
ルを実行するとフリップフロップ１０が“１”になり、
その結果、ＡＮＤゲート１１の出力が“１”となってＪ
−Ｋタイプのフリップフロップ１２が“１”にセットさ
れる。
ッサ１ａが誤動作すると、信号７ａが直ちに“１”に遷
移する。これを受けて、切り離し指示信号２１ａは、直
ちに有効（“１”）となり、マイクロプロセッサ１ａ
は、論理的に切り離されて、外部への出力を行わなくな
る。また、マイクロプロセッサ１ｂ，１ｃがバスサイク
ルを実行するとフリップフロップ１０が“１”になり、
その結果、ＡＮＤゲート１１の出力が“１”となってＪ
−Ｋタイプのフリップフロップ１２が“１”にセットさ
れる。
【００４１】フリップフロップ１２が“１”になると、
リトライ指示信号１３が有効（“１”）になり、さら
に、マイクロプロセッサ１ｂ，１ｃに対応する切り離し
指示信号２１ｂ，２１ｃも，有効（“１”）になる。Ｄ
タイプのフリップフロップ１４ａ、ＮＯＴゲート１５お
よびＡＮＤゲート１６は、前縁微分回路であり、フリッ
プフロップ１２の出力信号に変換する。この前縁微分回
路によって生成されたパルス信号は、フリップフロップ
１４ｂによって１クロックサイクル遅れのパルス信号１
４ｂｓにされ、パルス信号１４ｂｓは、ＯＲゲート１８
を通ってバスサイクル終結信号２２を有効にして、バス
サイクルを終了させる。
リトライ指示信号１３が有効（“１”）になり、さら
に、マイクロプロセッサ１ｂ，１ｃに対応する切り離し
指示信号２１ｂ，２１ｃも，有効（“１”）になる。Ｄ
タイプのフリップフロップ１４ａ、ＮＯＴゲート１５お
よびＡＮＤゲート１６は、前縁微分回路であり、フリッ
プフロップ１２の出力信号に変換する。この前縁微分回
路によって生成されたパルス信号は、フリップフロップ
１４ｂによって１クロックサイクル遅れのパルス信号１
４ｂｓにされ、パルス信号１４ｂｓは、ＯＲゲート１８
を通ってバスサイクル終結信号２２を有効にして、バス
サイクルを終了させる。
【００４２】フリップフロップ１４ｃは、パルス信号１
４ｂｓを１クロックサイクル遅らせてパルス信号１４ｃ
ｓを生成する。パルス信号１４ｃｓが有効（“１”）に
なると、Ｊ−Ｋタイプのフリップフロップ１９は、
“１”に遷移し、動作モード指示信号２３ｂが“１”と
なって、マイクロプロセッサ１ｂが監視モードから実行
モードに切り換えられる。
４ｂｓを１クロックサイクル遅らせてパルス信号１４ｃ
ｓを生成する。パルス信号１４ｃｓが有効（“１”）に
なると、Ｊ−Ｋタイプのフリップフロップ１９は、
“１”に遷移し、動作モード指示信号２３ｂが“１”と
なって、マイクロプロセッサ１ｂが監視モードから実行
モードに切り換えられる。
【００４３】フリップフロップ１４ｄは、さらに、パル
ス信号１４ｃｓを１クロックサイクル遅らせてパルス信
号１４ｄｓを生成する。パルス信号１４ｄｓは、Ｊ−Ｋ
タイプのフリップフロップ１２をリセットする。フリッ
プフロップ１２がリセットされると、切り離し指示信号
２１ｂ，２１ｃが無効になり、その結果、実行モードの
マイクロプロセッサ１ｂと、監視モードのマイクロプロ
セッサ１ｃとが切り離し状態から回復し、バスサイクル
を再実行して処理を継続する。
ス信号１４ｃｓを１クロックサイクル遅らせてパルス信
号１４ｄｓを生成する。パルス信号１４ｄｓは、Ｊ−Ｋ
タイプのフリップフロップ１２をリセットする。フリッ
プフロップ１２がリセットされると、切り離し指示信号
２１ｂ，２１ｃが無効になり、その結果、実行モードの
マイクロプロセッサ１ｂと、監視モードのマイクロプロ
セッサ１ｃとが切り離し状態から回復し、バスサイクル
を再実行して処理を継続する。
【００４４】なお、監視モードで動作中のマイクロプロ
セッサが誤動作した場合には、再構成機能もリトライ機
能も不要で、誤動作したマイクロプロセッサを切り離す
だけでそのまま処理の継続が可能である。
セッサが誤動作した場合には、再構成機能もリトライ機
能も不要で、誤動作したマイクロプロセッサを切り離す
だけでそのまま処理の継続が可能である。
【００４５】図４は、マイクロプロセッサ１ａが誤動作
してマイクロプロセッサ１ｂが実行モードに切り換わ
り、マイクロプロセッサ１ｂと１ｃとが２重化構成に再
構成されて動作するまでの一例を示すタイミングチャー
トである。図４に示すように、バスサイクル開始信号１
ａｓが先に有効になると、信号１ｂｓが有効になるのを
待って、Ｊ−Ｋタイプのフリップフロップ１０が有効に
セットされて、リトライ指示信号１３が有効になった状
態で、順次に信号１４ｂ，１４ｃ，１４ｄが有効になる
ので、切り離し指示信号２１ｂ，２１ｃが有効になった
後に、バスサイクル終結信号２２が有効になり、動作モ
ード指示信号２３ｂが“１”になり、マイクロプロセッ
サ１ｂが実行モードになる。
してマイクロプロセッサ１ｂが実行モードに切り換わ
り、マイクロプロセッサ１ｂと１ｃとが２重化構成に再
構成されて動作するまでの一例を示すタイミングチャー
トである。図４に示すように、バスサイクル開始信号１
ａｓが先に有効になると、信号１ｂｓが有効になるのを
待って、Ｊ−Ｋタイプのフリップフロップ１０が有効に
セットされて、リトライ指示信号１３が有効になった状
態で、順次に信号１４ｂ，１４ｃ，１４ｄが有効になる
ので、切り離し指示信号２１ｂ，２１ｃが有効になった
後に、バスサイクル終結信号２２が有効になり、動作モ
ード指示信号２３ｂが“１”になり、マイクロプロセッ
サ１ｂが実行モードになる。
【００４６】図５は、本発明の高信頼度化情報処理装置
の第３の実施例を示すブロック図である。図５に示すよ
うに、３重化されたマイクロプロセッサ１ａ，１ｂ，１
ｃは、バッフ２を介してバス３につながれている。そし
て、マイクロプロセッサ１ａ，１ｂ，１ｃは、バス３を
介して、メモリ３０へのデータの書き込み、あるいはメ
モリ３０からのデータの読み出しを行っている。
の第３の実施例を示すブロック図である。図５に示すよ
うに、３重化されたマイクロプロセッサ１ａ，１ｂ，１
ｃは、バッフ２を介してバス３につながれている。そし
て、マイクロプロセッサ１ａ，１ｂ，１ｃは、バス３を
介して、メモリ３０へのデータの書き込み、あるいはメ
モリ３０からのデータの読み出しを行っている。
【００４７】実行モードで動作しているマイクロプロセ
ッサ１ａが誤動作したときに、実行されているバスサイ
クルがメモリライトであった場合には、そのバスサイク
ル自体が信用できないものなので、メモリ３０へのデー
タの書き込みを抑止しなければならない。メモリ３０へ
のデータの書き込み指示は、メモリコントローラ３１が
生成する書き込みパルス信号３２によって行われる。
ッサ１ａが誤動作したときに、実行されているバスサイ
クルがメモリライトであった場合には、そのバスサイク
ル自体が信用できないものなので、メモリ３０へのデー
タの書き込みを抑止しなければならない。メモリ３０へ
のデータの書き込み指示は、メモリコントローラ３１が
生成する書き込みパルス信号３２によって行われる。
【００４８】実行モードで動作しているマイクロプロセ
ッサ１ａが誤動作すると、信号７ａが“１”に遷移し、
また、動作モード指示信号２３ａは、誤動作が検出され
ても再構成が行われるまでは“１”のままなので、ＡＮ
Ｄゲート３３によって書き込みパルス信号がマスクさ
れ、メモリ３０にデータは書き込まれない。
ッサ１ａが誤動作すると、信号７ａが“１”に遷移し、
また、動作モード指示信号２３ａは、誤動作が検出され
ても再構成が行われるまでは“１”のままなので、ＡＮ
Ｄゲート３３によって書き込みパルス信号がマスクさ
れ、メモリ３０にデータは書き込まれない。
【００４９】また、再構成機能により、マイクロプロセ
ッサ１ｂが実行モードに切り換えられて、２重化構成で
処理を再開したときには、モード指示信号２３ａは
“０”に遷移するので、ＡＮＤゲート３４の出力は
“０”となり、その結果、通常通りにメモリ３０への書
き込みが行われる。
ッサ１ｂが実行モードに切り換えられて、２重化構成で
処理を再開したときには、モード指示信号２３ａは
“０”に遷移するので、ＡＮＤゲート３４の出力は
“０”となり、その結果、通常通りにメモリ３０への書
き込みが行われる。
【００５０】図６は、メモリ３０へのデータの書き込み
が抑止される動作の一例を示すタイミングチャートであ
る。図６に示すように、マイクロプロセッサ１ａの誤動
作時の信号１ａｓで信号７ａが“１”になると、ＡＮＤ
ゲート３４の出力が“１”になり、ＯＲゲート３３の出
力は、信号３２に影響されないので、メモリ３０への書
き込みが行われないこととなる。
が抑止される動作の一例を示すタイミングチャートであ
る。図６に示すように、マイクロプロセッサ１ａの誤動
作時の信号１ａｓで信号７ａが“１”になると、ＡＮＤ
ゲート３４の出力が“１”になり、ＯＲゲート３３の出
力は、信号３２に影響されないので、メモリ３０への書
き込みが行われないこととなる。
【００５１】３重化されたマイクロプロセッサのいずれ
かが誤動作し、２重化に縮退して処理を行っているとき
に、再度誤動作が検出されたときには、どちらのマイク
ロプロセッサが誤動作したのかの切り分けがつかないた
めに、その時点で処理の継続を断念しなければならな
い。これを回避するためには、縮退動作をしている期間
をなるべく短くする必要があり、そのためには、誤動作
を検出した時点からなるべく早く、マイクロプロセッサ
を３重化構成に戻すことが重要である。
かが誤動作し、２重化に縮退して処理を行っているとき
に、再度誤動作が検出されたときには、どちらのマイク
ロプロセッサが誤動作したのかの切り分けがつかないた
めに、その時点で処理の継続を断念しなければならな
い。これを回避するためには、縮退動作をしている期間
をなるべく短くする必要があり、そのためには、誤動作
を検出した時点からなるべく早く、マイクロプロセッサ
を３重化構成に戻すことが重要である。
【００５２】マイクロプロセッサを３重化構成に戻す手
順は、次の通りである。
順は、次の通りである。
【００５３】３重化されたマイクロプロセッサの誤動
作を検出したら、速やかに全てのマイクロプロセッサに
割り込みを要求する。
作を検出したら、速やかに全てのマイクロプロセッサに
割り込みを要求する。
【００５４】割り込みを受付けたマイクロプロセッサ
は、コンテキストをメモリの予め決められた場所に一時
退避する。
は、コンテキストをメモリの予め決められた場所に一時
退避する。
【００５５】３つのマイクロプロセッサのハードウェ
アリセットをするための要求を出す。
アリセットをするための要求を出す。
【００５６】その要求を受けて、３つのマイクロプロ
セッサに対して同時にハードウェアリセットをし、誤動
作したマイクロプロセッサを組み入れて３重化構成で立
上げ、動作可能状態にする。
セッサに対して同時にハードウェアリセットをし、誤動
作したマイクロプロセッサを組み入れて３重化構成で立
上げ、動作可能状態にする。
【００５７】一時退避したコンテキストを復帰させ、
割り込み受付け前の状態から処理を再開する。
割り込み受付け前の状態から処理を再開する。
【００５８】図７は、本発明の高信頼化情報処理装置の
第４の実施例を示すブロック図である。図７に示すよう
に、３重化されたマイクロプロセッサ１ａ，１ｂ，１ｃ
は、バッファ２を介してバス３につながれている。割り
込みコントローラ４０は、いずれかのマイクロプロセッ
サ１ａ，１ｂ，または１ｃが誤動作したことを通知する
誤動作総合信号９が入力されており、割り込み発生要因
の１つにしている。３重化されたマイクロプロセッサ１
ａ，１ｂ，１ｃは、割り込みコントローラ４０から割り
込み要求信号４２が入力されている。また、制御フリッ
プフロップ４１は、通常“０”を保持している。マイク
ロプロセッサ１ａ，１ｂ，１ｃからは、バス３を介して
１ビットデータのセットが可能となっており、“１”が
セットされると一定の期間“１”を保持した後に、自動
的に“０”にリセットされる。この制御フリップフロッ
プ４１の出力であるリセット信号４３は、ＯＲゲート６
１を介して、ハードウェアリセット信号６０との論理和
により、マイクロプロサッサ１ａ，１ｂ，１ｃのリセッ
ト信号６２になっている。
第４の実施例を示すブロック図である。図７に示すよう
に、３重化されたマイクロプロセッサ１ａ，１ｂ，１ｃ
は、バッファ２を介してバス３につながれている。割り
込みコントローラ４０は、いずれかのマイクロプロセッ
サ１ａ，１ｂ，または１ｃが誤動作したことを通知する
誤動作総合信号９が入力されており、割り込み発生要因
の１つにしている。３重化されたマイクロプロセッサ１
ａ，１ｂ，１ｃは、割り込みコントローラ４０から割り
込み要求信号４２が入力されている。また、制御フリッ
プフロップ４１は、通常“０”を保持している。マイク
ロプロセッサ１ａ，１ｂ，１ｃからは、バス３を介して
１ビットデータのセットが可能となっており、“１”が
セットされると一定の期間“１”を保持した後に、自動
的に“０”にリセットされる。この制御フリップフロッ
プ４１の出力であるリセット信号４３は、ＯＲゲート６
１を介して、ハードウェアリセット信号６０との論理和
により、マイクロプロサッサ１ａ，１ｂ，１ｃのリセッ
ト信号６２になっている。
【００５９】実行モードで動作していたマイクロプロセ
ッサ１ａが誤動作すると、誤動作総合信号９が有効にな
り、これを受けて割り込みコントローラ４０は、割り込
み要求信号４２を有効にして、３つのマイクロプロセッ
サ１ａ，１ｂ，１ｃに割り込みを要求する。
ッサ１ａが誤動作すると、誤動作総合信号９が有効にな
り、これを受けて割り込みコントローラ４０は、割り込
み要求信号４２を有効にして、３つのマイクロプロセッ
サ１ａ，１ｂ，１ｃに割り込みを要求する。
【００６０】そこで、動作モードの切り換えが行われて
いる２重化縮退後のマイクロプロセッサ１ｂ，１ｃは、
割り込みを受付けると、コンテキストをメモリ３０の予
め決められた場所に退避した後に、制御レジスタ４１に
“１”をセットする。その結果、リセット信号６２が一
定期間有効になり、３つのマイクロプロセッサ１ａ，１
ｂ，１ｃは、初期化される。同時に、動作モードを指示
するＪ−Ｋタイプのフリップフロップ１２、および誤動
作検出時に“１”にセットされるＪ−Ｋタイプのフリッ
プフロップ６ａ，〜６ｃも、初期化される。
いる２重化縮退後のマイクロプロセッサ１ｂ，１ｃは、
割り込みを受付けると、コンテキストをメモリ３０の予
め決められた場所に退避した後に、制御レジスタ４１に
“１”をセットする。その結果、リセット信号６２が一
定期間有効になり、３つのマイクロプロセッサ１ａ，１
ｂ，１ｃは、初期化される。同時に、動作モードを指示
するＪ−Ｋタイプのフリップフロップ１２、および誤動
作検出時に“１”にセットされるＪ−Ｋタイプのフリッ
プフロップ６ａ，〜６ｃも、初期化される。
【００６１】リセット信号６２が無効になると、その時
点で、マイクロプロセッサ１ａが実行モード、また、マ
イクロプロセッサ１ｂ，１ｃが監視モードとなって、お
互いに同期して立ち上がる。その後に、リセット前に予
め退避しておいたコンテキストを復旧したあとで通常の
処理を継続する。
点で、マイクロプロセッサ１ａが実行モード、また、マ
イクロプロセッサ１ｂ，１ｃが監視モードとなって、お
互いに同期して立ち上がる。その後に、リセット前に予
め退避しておいたコンテキストを復旧したあとで通常の
処理を継続する。
【００６２】なお、監視モードで動作中のマイクロプロ
セッサ１ｂ，１ｃが誤動作した場合にも、上記手順と同
様に、マイクロプロセッサ１ａ，１ｂ，１ｃの再同期を
行う。
セッサ１ｂ，１ｃが誤動作した場合にも、上記手順と同
様に、マイクロプロセッサ１ａ，１ｂ，１ｃの再同期を
行う。
【００６３】
【発明の効果】以上説明したように、本発明の高信頼度
化情報処理装置は、バスサイクルのずれを伴う誤動作の
検出を完全に行い、誤動作検出後の２重化への再構成お
よび３重化への再同期を確実に行うことによって、バス
サイクルのずれを伴う誤動作で処理が継続できなくなる
ことを回避することにより、極めて信頼性の高い無停止
システムが実現することができるという効果を有してい
る。
化情報処理装置は、バスサイクルのずれを伴う誤動作の
検出を完全に行い、誤動作検出後の２重化への再構成お
よび３重化への再同期を確実に行うことによって、バス
サイクルのずれを伴う誤動作で処理が継続できなくなる
ことを回避することにより、極めて信頼性の高い無停止
システムが実現することができるという効果を有してい
る。
【図１】本発明の高信頼度化情報処理装置の第１の実施
例を示すブロック図である。
例を示すブロック図である。
【図２】マイクロプロセッサ１ａのバスサイクルがずれ
て早くなった誤動作の検出の一例を示すタイムチャート
である。
て早くなった誤動作の検出の一例を示すタイムチャート
である。
【図３】本発明の高信頼度化情報処理装置の第２の実施
例を示すブロック図である。
例を示すブロック図である。
【図４】マイクロプロセッサ１ａが誤動作してマイクロ
プロセッサ１ｂが実行モードに切り換わり、マイクロプ
ロセッサ１ｂ，１ｃが２重化構成に再構成されて動作す
るまでの一例を示すタイミングチャートである。
プロセッサ１ｂが実行モードに切り換わり、マイクロプ
ロセッサ１ｂ，１ｃが２重化構成に再構成されて動作す
るまでの一例を示すタイミングチャートである。
【図５】本発明の高信頼度化情報処理装置の第３の実施
例を示すブロック図である。
例を示すブロック図である。
【図６】メモリ３０へのデータの書き込みが抑止される
動作の一例を示すタイミングチャートである。
動作の一例を示すタイミングチャートである。
【図７】本発明の高信頼度化情報処理装置の第４の実施
例を示すブロック図である。
例を示すブロック図である。
【符号の説明】 １ａ，１ｂ，１ｃ マイクロプロセッサ １ａｓ，１ｂｓ，１ｃｓ バスサイクル開始信号 ２ バッファ ３ バス ４ａ，４ｂ，４ｃ 排他的論理和 ５ａ，５ｂ，５ｃ ＡＮＤゲート ６ａ，６ｂ，６ｃ Ｊ−Ｋタイプのフリップフロップ ７ａ，７ｂ，７ｃ 誤動作信号 ８ ＯＲゲート ９ 誤動作総合信号 １０ Ｊ−Ｋタイプのフリップフロップ １１ ＡＮＤゲート １２ Ｊ−Ｋタイプのフリップフロップ １３ バスサイクルリトライ指示信号 １４ａ，１４ｂ，１４ｃ，１４ｄ Ｄタイプのフリッ
プフロップ １４ｂｓ，１４ｃｓ，１４ｄｓ パルス信号 １５ ＮＯＴゲート １６ ＡＮＤゲート １７ ＮＯＲゲート １８ ＯＲゲート １９ Ｊ−Ｋタイプのフリップフロップ ２０ａ，２０ｂ，２０ｃ ＯＲゲート ２１ａ，２１ｂ，２１ｃ 切り離し指示信号 ２２ バスサイクル終結信号 ２３ａ，２３ｂ モード指示信号 ３０ メモリ ３１ メモリコントローラ ３２ 書き込みパルス信号 ３３ ＯＲゲート ３４ ＡＮＤゲート ４０ 割り込みコントローラ ４１ 制御フリップフロップ ４２ 割り込み要求信号 ４３ リセット信号 ６０ ハードウェアリセット信号 ６１ ＯＲゲート ６２ リセット信号
プフロップ １４ｂｓ，１４ｃｓ，１４ｄｓ パルス信号 １５ ＮＯＴゲート １６ ＡＮＤゲート １７ ＮＯＲゲート １８ ＯＲゲート １９ Ｊ−Ｋタイプのフリップフロップ ２０ａ，２０ｂ，２０ｃ ＯＲゲート ２１ａ，２１ｂ，２１ｃ 切り離し指示信号 ２２ バスサイクル終結信号 ２３ａ，２３ｂ モード指示信号 ３０ メモリ ３１ メモリコントローラ ３２ 書き込みパルス信号 ３３ ＯＲゲート ３４ ＡＮＤゲート ４０ 割り込みコントローラ ４１ 制御フリップフロップ ４２ 割り込み要求信号 ４３ リセット信号 ６０ ハードウェアリセット信号 ６１ ＯＲゲート ６２ リセット信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−3344（ＪＰ，Ａ) 特開 昭56−123042（ＪＰ，Ａ) 特開 昭63−5439（ＪＰ，Ａ) 特開 平３−29033（ＪＰ，Ａ) 特開 平２−19943（ＪＰ，Ａ) 特開 昭52−131438（ＪＰ，Ａ) 特開 平３−40036（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/16 - 11/20 G06F 15/16 - 15/177
Claims (1)
- 【請求項１】 実行モードで動作する第１のマイクロプ
ロセッサと、監視モードで動作する第２，第３のマイク
ロプロセッサとが、同期して３重化されたバスサイクル
を開始するときに、バスサイクルを開始するタイミング
を外部に通知するためのバスサイクル開始信号を、動作
モードに依らずに、それぞれ外部に出力する高信頼度化
情報処理装置において、 前記第１，〜第３のマイクロプロセッサから各々出力さ
れる３本のバスサイクル開始信号を常に比較する論理手
段により、前記第１，〜第３のマイクロプロセッサの１
つの誤動作を検出し、前記論理手段により、実行モード
で動作する第１のマイクロプロセッサが誤動作したと判
断した場合には、メモリへの書き込み信号を抑止して、
前記メモリにデータを書き込めないようにする書き込み
抑止手段により、前記第１のマイクロプロセッサの誤動
作によるメモリ破壊を防止することを特徴とする高信頼
度化情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3336696A JP3063334B2 (ja) | 1991-12-19 | 1991-12-19 | 高信頼度化情報処理装置 |
| US07/992,642 US5572663A (en) | 1991-12-19 | 1992-12-18 | Highly reliable information processor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3336696A JP3063334B2 (ja) | 1991-12-19 | 1991-12-19 | 高信頼度化情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05313930A JPH05313930A (ja) | 1993-11-26 |
| JP3063334B2 true JP3063334B2 (ja) | 2000-07-12 |
Family
ID=18301862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3336696A Expired - Fee Related JP3063334B2 (ja) | 1991-12-19 | 1991-12-19 | 高信頼度化情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5572663A (ja) |
| JP (1) | JP3063334B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2059143C (en) | 1991-01-25 | 2000-05-16 | Takeshi Miyao | Processing unit for a computer and a computer system incorporating such a processing unit |
| JP3502216B2 (ja) * | 1995-07-13 | 2004-03-02 | 富士通株式会社 | 情報処理装置 |
| US6205500B1 (en) * | 1997-09-24 | 2001-03-20 | Compaq Computer Corp. | System and method for electrically isolating a device from higher voltage devices |
| ATE456092T1 (de) * | 2000-04-11 | 2010-02-15 | Boeing Co | Verarbeitungssystem mit mehrheitsentscheidung |
| US7197664B2 (en) * | 2002-10-28 | 2007-03-27 | Intel Corporation | Stateless redundancy in a network device |
| US7263627B2 (en) * | 2003-08-15 | 2007-08-28 | Broadcom Corporation | System and method having strapping with override functions |
| US7489362B2 (en) | 2003-03-04 | 2009-02-10 | Broadcom Corporation | Television functionality on a chip |
| JP2006018412A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | アドレス生成器および演算回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2022893B (en) * | 1978-06-10 | 1983-01-12 | Westinghouse Brake & Signal | Fault detection |
| DE3208573C2 (de) * | 1982-03-10 | 1985-06-27 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem |
| JPS5985153A (ja) * | 1982-11-08 | 1984-05-17 | Hitachi Ltd | 冗長化制御装置 |
| US4562575A (en) * | 1983-07-07 | 1985-12-31 | Motorola, Inc. | Method and apparatus for the selection of redundant system modules |
| US4757442A (en) * | 1985-06-17 | 1988-07-12 | Nec Corporation | Re-synchronization system using common memory bus to transfer restart data from non-faulty processor to failed processor |
| US4967347A (en) * | 1986-04-03 | 1990-10-30 | Bh-F (Triplex) Inc. | Multiple-redundant fault detection system and related method for its use |
| JPH0792764B2 (ja) * | 1988-05-25 | 1995-10-09 | 日本電気株式会社 | マイクロプロセッサ |
| US5138708A (en) * | 1989-08-03 | 1992-08-11 | Unisys Corporation | Digital processor using current state comparison for providing fault tolerance |
| SE466475B (sv) * | 1990-07-10 | 1992-02-17 | Ericsson Telefon Ab L M | Saett och anordning foer oevervakning och testning vid en flerplansenhet i en digital tidsvaeljare |
| JPH04195639A (ja) * | 1990-11-28 | 1992-07-15 | Teijin Seiki Co Ltd | 多重プロセッサシステム及びその出力管理方法 |
-
1991
- 1991-12-19 JP JP3336696A patent/JP3063334B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-18 US US07/992,642 patent/US5572663A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05313930A (ja) | 1993-11-26 |
| US5572663A (en) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085959B2 (en) | Method and apparatus for recovery from loss of lock step | |
| JP2608904B2 (ja) | 多重冗長誤検出システムおよびその使用方法 | |
| US6938183B2 (en) | Fault tolerant processing architecture | |
| US20090044044A1 (en) | Device and method for correcting errors in a system having at least two execution units having registers | |
| KR100566338B1 (ko) | 폴트 톨러런트 컴퓨터 시스템, 그의 재동기화 방법 및 재동기화 프로그램이 기록된 컴퓨터 판독가능 기억매체 | |
| JP2573508B2 (ja) | ディジタルロジック同期モニター方法および装置 | |
| JP2003015900A (ja) | 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法 | |
| JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
| JP2000298594A (ja) | フォールトトレラント制御方法および冗長コンピュータシステム | |
| WO1998010348A1 (en) | Microcontroller fail-safe system | |
| JPH0916535A (ja) | マルチプロセッサ計算機 | |
| JPH0695902A (ja) | プロセッサ二重化方式の情報処理装置 | |
| KR0152240B1 (ko) | 메모리 데이타 불일치 검출 및 복구 방법 | |
| JPH06168151A (ja) | ２重化計算機システム | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| JP3450132B2 (ja) | キャッシュ制御回路 | |
| JP3539687B2 (ja) | プロセッサ二重化方式の情報処理装置 | |
| JPH0760396B2 (ja) | 高信頼度化情報処理装置 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JPH0916426A (ja) | ２ポートコンソールを持つフォールトトレラントコンピュータ | |
| JPH04344941A (ja) | 高信頼性プロセッサ | |
| JP3110177B2 (ja) | ２重化計算機システム | |
| JP2002108638A (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
| CN115729735A (zh) | 半导体装置 | |
| JPH0471037A (ja) | 電子計算機の二重化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |
|
| LAPS | Cancellation because of no payment of annual fees |