JPS5985153A - 冗長化制御装置 - Google Patents

冗長化制御装置

Info

Publication number
JPS5985153A
JPS5985153A JP57194516A JP19451682A JPS5985153A JP S5985153 A JPS5985153 A JP S5985153A JP 57194516 A JP57194516 A JP 57194516A JP 19451682 A JP19451682 A JP 19451682A JP S5985153 A JPS5985153 A JP S5985153A
Authority
JP
Japan
Prior art keywords
circuit
output
majority
stage
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57194516A
Other languages
English (en)
Other versions
JPH0326415B2 (ja
Inventor
Kazuhiko Ishii
一彦 石井
Atomi Noguchi
野口　跡見
Yoshimi Goto
後藤　好美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57194516A priority Critical patent/JPS5985153A/ja
Priority to DE8383111094T priority patent/DE3370384D1/de
Priority to US06/549,435 priority patent/US4583224A/en
Priority to EP83111094A priority patent/EP0109602B1/en
Publication of JPS5985153A publication Critical patent/JPS5985153A/ja
Publication of JPH0326415B2 publication Critical patent/JPH0326415B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G06F11/185—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality and the voting is itself performed redundantly

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用外！ｌ！Ｊ〕 本発明は、３岡の人力招号の９ち、少くとも２１固が一
致した１］イにそれｒＩＩＩＩＪ西月ｉ号として出力す
る冗艮化ＨｉｌｌイＩ１１装置に係ｐ１！待に高情頼化
のための３事糸制御叩システムに９１遍な冗長化制側ｊ
装匝に関する。。
し１ノ１ミ米蚊揮ｆ〕 原子カズラント与の市積幀度を要求芒れる制御システム
に於ては、市１４１ｉｉ１の処理系を３−瓜化し、その
出力に多数決調理によ＃）４４Ｊ足しで、イ政器制御伸
が何われゐＪＭ台が多い。ｌＡ１図は、このよりな３恵
糸１１Ｊｌ］岬システムの概略ブロック図で、Ａ糸、Ｂ
糸。
Ｃ糸より成る３重糸のピ丹々の糸の処理装置ｔ＋、２゜
３より出力されるＡ糸？ｔｉ’Ｊ　＋ｌ１１ｍ号１０１
．Ｕ糸制御倍号１０２．Ｃ糸面Ｊイ１４１１Ａ号１０３
は、多数決制御装置へ４内の容量のバラノア５１，５２
．５３に人力される。バラノア５１　、５２　、５３テ
ｒｊ、谷系処理装置関よりの制御１す信号を７オトカグ
ラ弄でアイソレートし、信号レベル変換処理するなど（
７て、各々の糸の制ｆ卸清号４０１，４０２，４０３と
して多数決１ｊｌＪ　Ｄｌｌｌ　ｌＩ：＋ｌ回路へ人力
する。多数決ｉｉ：Ｊ　ｊ卸回路６では、Ａ糸、Ｂ糸、
Ｃ糸ｒｕ＋Ｊ　ｉｄｌ　ｉＭ号４０１，４０２゜４０３
のうち、いずれか２糸の１汀号が一致した時、これを多
数決出力１ぎ号４０４として出力する。このｋｂ作は２
／３多数決論理と呼ばれる。この多数決出力信号４０４
ｉ、ｊ二、ドラ・ｆバ回路７で制６＋１対象のｌ）ｌ／
−１）ランジスタ等を駆動するのに心安な信号レベルに
変換され、多数法制？ｉＩ月、Ａ号１０４として出力さ
れて、１間１１１対象８全７１１ＩＪ御する。
このような３爪系匍ｊ１卸システムにおいで、１ノＣ来
の多数法制（１１１装眠４における多数決制御１６１回
路６は、Ａ　Ｎ　１）および（ＪＲからなる論理ＩＣの
組ばせか、あるいは、リレーロジックにょる２／３多数
決論理回路から構成され−Ｃいた。しかし、論理ＩＣを
用いた２／３多数決論理回路の場合は、ＩＣの障害が制
御システムの故障につなかｐ、ＩＣを多重化することは
コスト」二からも実装上からも好ましくない。また、リ
レーロジックの場合には、装置への実装上の制約を党け
、たとえば、３Ｍ系各々の制御信号の点数が多い場合、
装置ｄへの実装が困難になるという欠点があった。
〔発明の目的〕
本発明の目的は、上記した従来技術の問題をなくシ、実
装が容易で、しかも商信頼度の制御が可能な冗長化制御
装置を提供することにある。
〔発明の概曹〕
本発明は、１ＪＳ■ｌチツプの信頼性が、その内部の素
子数に関らないことに着目し、２／３多数決制御回路自
体を多重化し、四にその回路の自己診断回路、不一致人
力信号の検出回路、不一致人力検出時の残り２人力の処
理方法の制御回路等を設け、かつ必要ならこれらを多重
化したものを１チツプＬＳＩに収納して信頼Ｇ　ｋ　＋
Ｗｒめるとともに、実装上の問題をも解決するようにし
たことを′ｔゲ徴とするものである。
〔発明の実施例〕
以Ｆ１本発明の詳細な説明する。第２図は、本発明の冗
長化：ｌｉ！Ｉ仰装置の中ノしである多数決論理回路６
の基本的な機能構成を示すブロックト」で、基本機ｈ’
ｔを果す２／３多数決論理回路６２の他に、不一致検出
回路６４．外部信号による異常系の切替回路６１．２／
３論理回路６２の自己診断回路６５、及び前記の不一致
検出、自己診断に際しであるマスク時間以上の連続エラ
ーをラッチするための諸回路を有している。このうち、
切替回路６１の実施例は第３図に示されている。
同図において、各系は対称な回路ｔｆｆ？成となってお
シ、例えばＡ糸切替入力４１１が０の時ｔよナントゲー
ト６２４出力は常に１１従ってインバータ６２７出力は
常に０であるから、Ａ系＋ｌ１ｌＪ商１信号４０１はノ
アゲー）６１１で反転され、ノアゲート６３０で再反転
される。即ちＡ−系切替人力４１１が０の時は制御１ｕ
号４０１はそのまま信号６０１として出力される。Ｂ、
Ｃ糸についてもこれは全く同じで、続く２／３多数決陶
埋回路６２へ出力される。次にＡ糸切替入力４１１が１
の時は、ノアゲート６１１出力は制御１言号４０１の値
如門に関係なく０となり、ノアゲート６３０はインバー
タ６２７出力を反転する。又ｆＪＪ替人力４１１が１の
ためメーンドゲート６２４は設定人力４００を反転する
。従って切替人力４１１が１の時を、常に設定人力４０
００反転されメヒものがノアゲート（３３０出力となり
、これがＡ光出力１６号６０１とされる。この性質も１
３．Ｃ系についても全く同様である。
第４図は２／３多数決論理回路６２の（１°４成を示す
もので、従来より公知の回路である。この回路では、３
人力１百号のうち、少くとも２人力が００時は０、ｌの
１侍はｌを多数決出力信号４０４として出力する。従っ
て、もし３人力のうち不一致信号（１個だけ他と違う値
となった椿号〕があれば、これは後述する不一致検出回
路６４で検出され、ラッチ回路６４を経て処理装置へ報
告され、それ以後処理装置からはその不一致系の切替信
号４１１〜４１３の１つ、例えば信号４１１を１とし、
かつ設定入力を工又はＯとする。もし設犀人力が１とさ
れた時ｔ」１、前述のようにその時の切替回路６１の対
応する出力６０１は０となるから、多数決論理回路６２
の出力４０４は他の制ロ’１ｉ４−号の双方が１の時の
み１、他は０となυ、つまり他の制御信号４０２，４０
３のＡＮＤ出力をすることになる。又もし、設定人力が
０とされた時、出力６０１はｌとなシ、出力４０４は開
側１１４号４０２゜４０３の一方でもｌなら１、つまり
ＯＩＬ出力することになる。このように、切替回路６１
の役割は、処理装置系の１つが異った時、残り２系統の
ＡＮＪ）条件で出力するか０几粂１′牛で出力するかの
制御を２／３多数決論理回路６２に対して行う機能を有
し、かつ異った千のｔｌｔｌＪ　ｊ１信号出力を・［２
ヤ断するものである。
次に、不一致系検出回路６３は、Ａ糸、Ｂ系。
Ｃ系制御信号６０１，６０２，６０３を相互比較して不
一致系を検出するもので、その構成は容易であるので省
略する。その検出した結果は、ラッチ回路６４に人力さ
れる。ラッチ回路６４は、３系ｆｔ＋Ｉ印１１倍号６０
１〜６０３の非同期等による瞬時の不一致も一時記憶す
るが、マスク時間設定回路６８に設定されたマスク時間
以上、不一致が連続した場合にｔ′Ｊしめ−Ｃ者系不一
致出力信号として外ｉ１（に出力するために設けられて
お、す、この不一致出力信号は、外部よシのリセット入
力悄号几によりリセットされる。
次に２／３多数決論理回路６２の自己診断回路６５は、
Ａ系、　Ｊ３系、Ｃ糸制ｒａｎ信号６０１　、６０２　
。
６０３に対して２／３多数決論理回路６２が正常な多Ｄ
’を丸出力信号４０４として出力しているか否かを診断
するもので、自回路内でも２／３多数決論理回路をもち
、この結果を２／３多数決論理回路６２の出力４０４と
の比較を行う。もしその結果異常がめれば、ラッチ回路
６６により、３糸制御信号の非同期等による瞬時の不一
致ｒマスク時間により、前述と同様に除去し、自己診断
異常出力信号Ｆとして、処理装置６等の夕日Ｓβへ出力
する。
また、この自己診断異常出力信号Ｆは、外部ニジのリセ
ット人力信号几に、ｊ′シリセントされる。
マスク時間設定回路６８は、カウンタにより構成され、
外部から設層されたマスク時間゛ｒをクロック発振回路
６７から出力されるクロックで減瀞４してマスク時間゛
］゛後にマスク１占−号Ｍをオフとする。
以上は、本発明の多数決１１ｉｔｌｆｉｌ似１路６の基
本的な機能の説明であるが、本回路をよ、以ト−の実施
例でのべるように、１チッグＪ、ＳＩ化を図ることによ
り谷回路を多重化しで高信頼ｊＪ［、＋鴇槻能化するこ
とができる。
第５図は、本発明の一実施例を示すもので、切替回路及
び２／３多数決論理回路を、切替回路６１ａ、６１ｂ、
６１Ｃ及び２／３多４父決論理回路６２ａ、６２ｂ、６
２Ｃと三ｉ化Ｌ、史にコレらの出力信号を２／３論理回
路６２ｄによって２７３多故決論理演算を行って、多数
決出力１６号４０４を得るようにしたものである。本実
施例の回路構成は、１チツプＬＳＩ化することができる
ため、多数法制（１１１回路６は、１個の部品で実現で
きることになり、切替回路の３重化は、システム信頼性
を向上させる上で、極めて有効である。なお、第５図に
於ては、第２図で示しだ、Ａ−糸、Ｂ糸、Ｃ糸切替入力
と設定入力を省略しているが、切替回路６１　ａ　、　
６　］−ｂ　、　６１　ｃ及び２／３多数決論理回＆’
３６２ａ、６２１）、６２Ｃ（７）回路構成と１幾能ｄ
１、第２図、第３図及び・１４４図で説明した内容と四
−である。
第６図は、本発明の他の実施例を示したもので、本発明
の回路構！戊社、前記した実施例とほぼ同一であるが、
３１（化された２／３多数決論理回路６２ａ、６２ｂ、
６２Ｃの出力信号を各々外部への系統独立多数決出力信
号６０２ａ、６０２ｂ。
６０２Ｃとして取り出すようにした点が異っている。こ
れら４つの多数決出力信号４０４，６０２ａ。
６０２１）、６０２Ｃの用途は以下のようである。
多数決出力信号４０４は、用４５図の実施例と同様に、
第１図に示したドラ・ｆバ回路７全通して多数？火山ｉ
ｊ　ｊｆｉｉ１信号１０４として制佇１ｊ文ｊ象８を市
１ｊ＠１するものである。一方、３１（化された２／３
多数決論理回路６２ａ、６２ｂ、６２Ｃから直接出力さ
れた多数決制御信号６０２ａ、６０２ｂ、６０２Ｃは、
例えば、第７図に示すように、名々、ドライバ回路７２
ａ、７２ｂ、７２Ｃ”、Ｈ通してりＬ／−−ｊイル７３
ａ、７３ｂ、７３Ｃを駆動し、その接点７３Ａ。
７３Ｂ、７３Ｃによシ２／３多数決論理を構成して、最
終的に多数法制ｊ１１１信号として制御対象８ａを制御
するものである。このように、多数決制御回路６のｌチ
ップＬＳＩを図れば、不一致系の切替機能を１岡の部品
に収納でき、しかも、同一部品のまま切替回路６１を３
重化して高信頼は化し、さらに、この上９な機Ｎ目を治
しながら、２／３論理による多数決出力信号を利用する
こともできるし、また、外部１月／−ロジックによる多
数決出力回路を構成することもできる。すなわら、本発
明の多数決７１ｊｌＪ　Ｘ１回路６のｌチップＬＳＩ化
にエリ、切替機能を高信頼度で実現できる表ともに、シ
ステムの要求に応じて外部端子を自由に選択して、高信
頼度の２／３論理回路を実現できる。
以上、本発明の実施例を、第２図の多数決制御回路６に
おけるり賛回路６１と２／３多数決論理回路６２の多重
化の場合について示したが、他回路についても、同様に
３重化により高信頼化を図ることかできる。ずなわら、
不一致系検出機能の強化は、イく一攻検出回路６３と不
一致検出ランチ回路６４の谷々を３京化して１．ｊｆｉ
ｉ：化した切替回路の谷々の出力信号を谷々の不一致検
出回路に入力し、３つの不一致供出ランチ回路よりの同
一系の不一致信号出力信号を新たにイー」加した各吊用
に１つずつの２／３多数決論理回路に人力させれば実現
できる。また、自己診断機能の３重化は、同様に自己診
断回路６５とランチ回路を３重化して、３爪化した自己
診断異常出力ラッチ回路の自己診断異常出力信号を、倉
たに付加した２／３多数決論」開回路に人力させれば実
現できる。さらに、クロック発（辰回路６７とマスク時
間設足回路６８も同様に３厘化し、これら容量の出力を
、前記の３爪化した不一致検出うンチ回１１！８に各々
独立に入力し、また３つの自己診断異常出力ランチ回路
にも各々独立に人力すればよい。
〔発明の効果〕
以上の実施例から明らかなように、本発明によれば、不
一致系を検出する機能、異′フル′糸の切替機能、自己
診断機能を伺加しだ２／３多数決論理回路の、３本化を
、１チツフＬＳＩで実現できるので、面実装効率、高機
能、高信順度の多数決ｔｌｔｌＨ卸回路ケ提供できると
いう効果がある。
【図面の簡単な説明】
第１図は従来の３重糸制御システム構成説明図、第２図
は本発明の装置の基本機能の説明図、第３図は切替回路
の実施例を示す図、第４図は２／３多数決論理回路の構
成例を示す図、第５図及び第６図は本発明の一実施例を
示す図、第７図は第６図の補足説明図である。 ６・・・多数決＋ｌｉ！Ｉ　（Ａ）回路、６１　＋　６
１　ａ＊　６１１）＋６１　Ｃ−・・切替回路、６２，
６２ａ、６２ｂ、６２Ｃ。 ６２ｄ・・・２／３多数決論理回路、６３・・・不一致
検出回路、６４．６６・・・ラッチ回路、６５・・・自
己診断回路、６７・・・クロック＠イ辰回路、６８・・
・マスク時間設定回路、４００・・・設定信号、４０１
〜４０３・・・制御信号、４１４〜４１３・・・切替信
号、４０４・・・多数決制御信号、。

Claims (1)

    【特許請求の範囲】
  1. １．３重化された処理装置からのオンオフｔｔｆｌＪ御
    信号の各々の多数決判定を行って多数決制御信号として
    出力する冗長化制＃装置に於て、上記３つの制御信号と
    該ｊｔｊｌＪ御信号対比信号対応切替名号と１つの設定
    １６号とを人力とし、上記制御ｆ１１悄号対応の３つの
    出力信号が、対応切替信号オフの時には対応人力制御信
    号と等しく、対応切替信号オンの時には対応人力制御信
    号のオンオフに関係なく上記設定信号のオンオフで定ま
    る信号となるように構成された切替回路を３個設け、該
    切片回路の３つの出力信号を人力としてその多数決判定
    を行う第１段目の多数決論理回路を上記切替回路対応に
    ３個設け、史に該３個の第１段目多数決論理回路からの
    合わせて３個の出力信号を人力としてその多数決１′４
    」定を行う第２段１の多数決論理回路を設け、かくして
    該第２段目の多数決論理回路出力を多数決ｔｔｉｌＪ　
    ｆａｉｊ隅号として出力するように構成したことを特徴
    とする冗長比制何１装置。 ２、　　ｉｔＩ記切替回路ＩＵＯ口ｉ１記＋１ｉｌｌ　
    ｊｔ（Ｉ信号ゾ・］応の３出カケ入力として、そのうち
    １つたり異る場合は対応出力をオンとし、かつ他の×１
    応出力をオフとして出力する不一致検出回路を上記切片
    回路対応に３個設け、該３個の不一致検出回路の各３出
    力の９ら、上記１ｌｉｌＪ朗ｊ信号対応毎の出力３個を
    果めて人力とし、その多献決判疋を行う第３段目の多数
    決論理回路を上記制御１ｄ号対応に３個設け、該第３段
    目の多数決調理回路出力により」二記制側１１ぎ号のう
    ちの不一致のものを使用する機能を有せしめたことを特
    徴とする、ｆｉｆ、ｌ′ＦＭ求の範囲第１項記載の冗長
    化ｆｌｉｌｌ仰装置。 ３、　前Ｍ己不一致検出回路の各々と対応する前記第３
    段目の多数決論理回路の各々との間に対応する第１段目
    のラッチ回路を設け、該各々のラッチ回路は、上記不一
    致検出回路からの信号を予め設定されたマスク時間だけ
    上ＮＱ　ｍ　３段目の多数決論理回路へ出力しないよう
    に構成することによって、前記切替回路出力のタイミン
    グずれによる一時的なイ・−紋検出回路からの不一致出
    力奮消去する機能を治ぜしめたことを特徴とする特許呂
    青求の範囲第２項記載の冗長化１η１］御装置。 ４、前ｉＣＣ切回回路Ｏ，の３出力を人力と１〜又その
    多数決イ４ｊ足を行い、かつ上記切替回路対応のｆｉｆ
    Ｊ記第１段目の多数決論理回路の出力との比ｉｌｌ父を
    行うことによつｒ　Ｊ：　Ｈ１弟１段目の多ｌＣ１，決
    論哩回路１σの診断を行う診断回路を該単１段目の多数
    決論理回路対応に３個設け、該３個の診断回路からの縫
    Ｎ’　３出力を入力としてその多数決１′Ｉ」定を行う
    第４段目の多数決論理回路を設け、該回路の出力によっ
    て多数決刊尾の診断を行う機能を有せしめたことを特徴
    とする特許ｄ肖求の範囲第１項記載の冗長北側σ（１装
    置。 ５、　前記診断回路の各々と前記第４段目の多数決論理
    回路との間に第２段目のラッヂ回路を設け、ｒ亥うッチ
    回路は、上記診断回路からの信号を予め設＞１されたマ
    スク時間だけ上記第４段目の多数決論理回路へ出力しな
    いようにＪｆ′り成することによって、前自己切替回路
    出力のタイミングずれによる一時的なｉネ所［回路から
    の出力Ｑ　Ｉ’Ｆ出力を・消去する依龍γ有せしめたこ
    とを特徴とする特♂「請求の範囲第４川ｉ己載の冗長化
    刺１１ｉ１装置道。
JP57194516A 1982-11-08 1982-11-08 冗長化制御装置 Granted JPS5985153A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57194516A JPS5985153A (ja) 1982-11-08 1982-11-08 冗長化制御装置
DE8383111094T DE3370384D1 (en) 1982-11-08 1983-11-07 Fault tolerable redundancy control
US06/549,435 US4583224A (en) 1982-11-08 1983-11-07 Fault tolerable redundancy control
EP83111094A EP0109602B1 (en) 1982-11-08 1983-11-07 Fault tolerable redundancy control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57194516A JPS5985153A (ja) 1982-11-08 1982-11-08 冗長化制御装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2409640A Division JPH03245555A (ja) 1990-12-11 1990-12-11 プラント制御装置

Publications (2)

Publication Number Publication Date
JPS5985153A true JPS5985153A (ja) 1984-05-17
JPH0326415B2 JPH0326415B2 (ja) 1991-04-10

Family

ID=16325826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57194516A Granted JPS5985153A (ja) 1982-11-08 1982-11-08 冗長化制御装置

Country Status (4)

Country Link
US (1) US4583224A (ja)
EP (1) EP0109602B1 (ja)
JP (1) JPS5985153A (ja)
DE (1) DE3370384D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61173348A (ja) * 1985-01-28 1986-08-05 Nippon Signal Co Ltd:The 多数決演算回路
JP2012501837A (ja) * 2008-09-12 2012-01-26 ポリシウス アクチェンゲゼルシャフト 粉砕システムの監視方法及び監視装置を備える粉砕システム

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170637A (ja) * 1984-09-11 1986-04-11 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多数決によるエラ−検出訂正方法
US4752869A (en) * 1985-05-09 1988-06-21 Westinghouse Electric Corp. Auxiliary reactor protection system
US4891812A (en) * 1985-12-09 1990-01-02 Motorola, Inc. Method and apparatus for selecting a digital signal from a plurality of digital signals
US4967347A (en) * 1986-04-03 1990-10-30 Bh-F (Triplex) Inc. Multiple-redundant fault detection system and related method for its use
US4723242A (en) * 1986-06-27 1988-02-02 Sperry Corporation Digital adaptive voting
JPH0827738B2 (ja) * 1986-08-15 1996-03-21 株式会社日立製作所 オンラインテスト方法
US4791641A (en) * 1986-09-15 1988-12-13 Thinking Machines Corporation Parallel processor error checking
US4807228A (en) * 1987-03-18 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Method of spare capacity use for fault detection in a multiprocessor system
SE457391B (sv) * 1987-04-16 1988-12-19 Ericsson Telefon Ab L M Programminnesstyrt realtidssystem omfattande tre i huvudsak identiska processorer
JPH0731537B2 (ja) * 1987-09-11 1995-04-10 株式会社日立製作所 多重化制御装置
DE3853860D1 (de) * 1987-09-22 1995-06-29 Siemens Ag Vorrichtung zur Herstellung einer testkompatiblen, weitgehend fehlertoleranten Konfiguration von redundant implementierten systolischen VLSI-Systemen.
JPH01245335A (ja) * 1988-03-28 1989-09-29 Hitachi Ltd プログラマブルコントローラの多重化システム
US4907232A (en) * 1988-04-28 1990-03-06 The Charles Stark Draper Laboratory, Inc. Fault-tolerant parallel processing system
US4873685A (en) * 1988-05-04 1989-10-10 Rockwell International Corporation Self-checking voting logic for fault tolerant computing applications
JP2834210B2 (ja) * 1988-09-14 1998-12-09 株式会社日立製作所 リング状ネットワークにおけるメッセージ制御方法
US5084878A (en) * 1988-10-24 1992-01-28 Hitachi, Ltd. Fault tolerant system employing majority voting
US5117442A (en) * 1988-12-14 1992-05-26 National Semiconductor Corporation Methods and circuits for synchronizing signals in a modular redundant fault tolerant computer system
SE465056B (sv) * 1989-05-12 1991-07-15 Ellemtel Utvecklings Ab Foerfarande foer att undvika latenta fel i ett logiknaet foer majoritetsval av binaera signaler
DE4005546A1 (de) * 1990-02-22 1991-08-29 Gutehoffnungshuette Man Verfahren zur redundanten drehzahlregelung und vorrichtung zur durchfuehrung dieses verfahrens
US5159598A (en) * 1990-05-03 1992-10-27 General Electric Company Buffer integrated circuit providing testing interface
CA2068048A1 (en) * 1991-05-06 1992-11-07 Douglas D. Cheung Fault tolerant processing section with dynamically reconfigurable voting
JP3063334B2 (ja) * 1991-12-19 2000-07-12 日本電気株式会社 高信頼度化情報処理装置
EP0550358A3 (en) * 1991-12-30 1994-11-02 Eastman Kodak Co Fault tolerant multiprocessor cluster
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
US5583757A (en) * 1992-08-04 1996-12-10 The Dow Chemical Company Method of input signal resolution for actively redundant process control computers
US5533188A (en) * 1992-10-19 1996-07-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fault-tolerant processing system
US5613064A (en) * 1995-01-13 1997-03-18 Curtin; Keith W. Output network for a fault tolerant control system
EP0742500A3 (de) * 1995-05-11 1998-04-22 Siemens Aktiengesellschaft Sichere Tipptasten- und Schalterfunktionen mit Fehleraufdeckung
US5796935A (en) * 1995-07-20 1998-08-18 Raytheon Company Voting node for a distributed control system
SE9702176L (sv) * 1997-06-06 1998-12-07 Ericsson Telefon Ab L M En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval
US6178522B1 (en) 1998-06-02 2001-01-23 Alliedsignal Inc. Method and apparatus for managing redundant computer-based systems for fault tolerant computing
DE19831720A1 (de) * 1998-07-15 2000-01-20 Alcatel Sa Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerks
JP3703721B2 (ja) * 1999-04-26 2005-10-05 ジーエムピー ヴィジョン ソルーションズ インコーポレイテッド 緑内障を治療するためのシャント装置
US6532550B1 (en) * 2000-02-10 2003-03-11 Westinghouse Electric Company Llc Process protection system
US6732300B1 (en) 2000-02-18 2004-05-04 Lev Freydel Hybrid triple redundant computer system
US6550018B1 (en) * 2000-02-18 2003-04-15 The University Of Akron Hybrid multiple redundant computer system
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US7708711B2 (en) * 2000-04-14 2010-05-04 Glaukos Corporation Ocular implant with therapeutic agents and methods thereof
US6638239B1 (en) * 2000-04-14 2003-10-28 Glaukos Corporation Apparatus and method for treating glaucoma
US20050277864A1 (en) * 2000-04-14 2005-12-15 David Haffner Injectable gel implant for glaucoma treatment
US7867186B2 (en) 2002-04-08 2011-01-11 Glaukos Corporation Devices and methods for treatment of ocular disorders
US20040111050A1 (en) * 2000-04-14 2004-06-10 Gregory Smedley Implantable ocular pump to reduce intraocular pressure
US20050049578A1 (en) * 2000-04-14 2005-03-03 Hosheng Tu Implantable ocular pump to reduce intraocular pressure
US6691225B1 (en) 2000-04-14 2004-02-10 Stratus Technologies Bermuda Ltd. Method and apparatus for deterministically booting a computer system having redundant components
AUPQ926800A0 (en) * 2000-08-08 2000-08-31 Loh, Pit-Kin Digital signal voting scheme
US6704887B2 (en) * 2001-03-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for improved security in distributed-environment voting
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US7431710B2 (en) 2002-04-08 2008-10-07 Glaukos Corporation Ocular implants with anchors and methods thereof
US6981958B1 (en) * 2001-05-02 2006-01-03 Glaukos Corporation Implant with pressure sensor for glaucoma treatment
WO2002080811A2 (en) 2001-04-07 2002-10-17 Glaukos Corporation Glaucoma stent and methods thereof for glaucoma treatment
US6928583B2 (en) * 2001-04-11 2005-08-09 Stratus Technologies Bermuda Ltd. Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep
US7678065B2 (en) * 2001-05-02 2010-03-16 Glaukos Corporation Implant with intraocular pressure sensor for glaucoma treatment
US7094225B2 (en) * 2001-05-03 2006-08-22 Glaukos Corporation Medical device and methods of use of glaucoma treatment
US7331984B2 (en) 2001-08-28 2008-02-19 Glaukos Corporation Glaucoma stent for treating glaucoma and methods of use
DE10146695B4 (de) * 2001-09-21 2015-11-05 Bayerische Motoren Werke Aktiengesellschaft Verfahren zur Übertragung von Nachrichten zwischen Busteilnehmern
US7186232B1 (en) 2002-03-07 2007-03-06 Glaukoa Corporation Fluid infusion methods for glaucoma treatment
US7951155B2 (en) 2002-03-15 2011-05-31 Glaukos Corporation Combined treatment for cataract and glaucoma treatment
US20040147870A1 (en) * 2002-04-08 2004-07-29 Burns Thomas W. Glaucoma treatment kit
US9301875B2 (en) * 2002-04-08 2016-04-05 Glaukos Corporation Ocular disorder treatment implants with multiple opening
US20040024345A1 (en) * 2002-04-19 2004-02-05 Morteza Gharib Glaucoma implant with valveless flow bias
US7134104B2 (en) * 2003-12-05 2006-11-07 International Business Machines Corporation Method of selectively building redundant logic structures to improve fault tolerance
US20050250788A1 (en) * 2004-01-30 2005-11-10 Hosheng Tu Aqueous outflow enhancement with vasodilated aqueous cavity
US7485729B2 (en) 2004-08-12 2009-02-03 King Industries, Inc. Organometallic compositions and coating compositions
US20060222125A1 (en) * 2005-03-31 2006-10-05 Edwards John W Jr Systems and methods for maintaining synchronicity during signal transmission
US20060222126A1 (en) * 2005-03-31 2006-10-05 Stratus Technologies Bermuda Ltd. Systems and methods for maintaining synchronicity during signal transmission
JP2007124084A (ja) * 2005-10-26 2007-05-17 Sanyo Electric Co Ltd ３値パルス発生回路
US20070293807A1 (en) * 2006-05-01 2007-12-20 Lynch Mary G Dual drainage pathway shunt device and method for treating glaucoma
US7680034B2 (en) * 2006-11-03 2010-03-16 General Electric Company Redundant control systems and methods
WO2008061043A2 (en) 2006-11-10 2008-05-22 Glaukos Corporation Uveoscleral shunt and methods for implanting same
JP4957258B2 (ja) * 2007-01-15 2012-06-20 富士通株式会社 歩数計数装置および歩数計数方法
DE102007063291A1 (de) * 2007-12-27 2009-07-02 Robert Bosch Gmbh Sicherheitssteuerung
US8912113B2 (en) 2011-03-06 2014-12-16 King Industries, Inc. Compositions of a metal amidine complex and second compound, coating compositions comprising same
US11363951B2 (en) 2011-09-13 2022-06-21 Glaukos Corporation Intraocular physiological sensor
US9375250B2 (en) 2012-04-09 2016-06-28 Covidien Lp Method for employing single fault safe redundant signals
US9730638B2 (en) 2013-03-13 2017-08-15 Glaukos Corporation Intraocular physiological sensor
US9592151B2 (en) 2013-03-15 2017-03-14 Glaukos Corporation Systems and methods for delivering an ocular implant to the suprachoroidal space within an eye
CN103309231A (zh) * 2013-05-31 2013-09-18 奇瑞汽车股份有限公司 一种芯片冗余的控制方法
CN105334749B (zh) * 2015-11-03 2018-06-12 北京航空航天大学 故障相关表决系统可靠性数学模型的数值解算方法
KR102065288B1 (ko) * 2016-01-29 2020-01-10 바렉스 이미징 코포레이션 매트릭스 유형 집적 회로용 행 구동기 장애 분리 회로
FR3047854B1 (fr) * 2016-02-17 2018-03-23 Valeo Systemes De Controle Moteur Dispositif de commande d'un onduleur et systeme electrique comportant un tel dispositif de commande

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430633A1 (fr) * 1978-07-07 1980-02-01 Sfena Systeme de commande auto-surveille, d'un processus
DE2939487A1 (de) * 1979-09-28 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Rechnerarchitektur auf der basis einer multi-mikrocomputerstruktur als fehlertolerantes system
DE3036655A1 (de) * 1980-09-29 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erkennung von digitalinformation bei einer digitalen informationsuebertragung, insbesondere informationsuebertragung in mobilfunk-kommunikationssystemen
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61173348A (ja) * 1985-01-28 1986-08-05 Nippon Signal Co Ltd:The 多数決演算回路
JP2012501837A (ja) * 2008-09-12 2012-01-26 ポリシウス アクチェンゲゼルシャフト 粉砕システムの監視方法及び監視装置を備える粉砕システム

Also Published As

Publication number Publication date
DE3370384D1 (en) 1987-04-23
EP0109602B1 (en) 1987-03-18
JPH0326415B2 (ja) 1991-04-10
EP0109602A1 (en) 1984-05-30
US4583224A (en) 1986-04-15

Similar Documents

Publication Publication Date Title
JPS5985153A (ja) 冗長化制御装置
US5794167A (en) Microprocessor based reliability system applicable, in particular, to the field of rail transport
US4327437A (en) Reconfiguring redundancy management
US4794601A (en) High-reliability computer system
WO2017107665A1 (zh) 一种用于列车控制的安全计算机系统
US3859513A (en) Switching and digital system
US20050123085A1 (en) Seamless clock
US5357491A (en) Clock selection control device
JPH10124408A (ja) フレキシブル高速多重化リモート入出力システム
EP0800136B1 (en) Fault tolerant clock signal source for triplicated data processing system
JP2716783B2 (ja) 監視制御装置
SU1633409A1 (ru) Мажоритарно-резервированное устройство
JPH03245555A (ja) プラント制御装置
Zarubskiy et al. Configurable Fault Tolerant Logic Elements
JPS6227814A (ja) 故障検出回路
JPH06222940A (ja) マスタ／スレーブ判定方式
JPS5890201A (ja) 三重系プロセス入出力装置
SU1451780A1 (ru) Трехканальное мажоритарное резервированное запоминающее устройство
RU1786487C (ru) Дискретное устройство
JPS5847058B2 (ja) 多重系切換制御方式
JPH07152705A (ja) フェール・セーフプロセッサを用いたデータ転送システム
JPH0315263A (ja) 半導体電力変換装置の制御装置
Roda The hybrid approach for improving the reliability of ring systems
KR0161133B1 (ko) 이중화제어회로
JPS62226301A (ja) 多重化制御装置