JPS6170637A - 多数決によるエラ−検出訂正方法 - Google Patents

多数決によるエラ−検出訂正方法

Info

Publication number
JPS6170637A
JPS6170637A JP59188957A JP18895784A JPS6170637A JP S6170637 A JPS6170637 A JP S6170637A JP 59188957 A JP59188957 A JP 59188957A JP 18895784 A JP18895784 A JP 18895784A JP S6170637 A JPS6170637 A JP S6170637A
Authority
JP
Japan
Prior art keywords
data
bit
original
majority
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59188957A
Other languages
English (en)
Other versions
JPH0223888B2 (ja
Inventor
實川　裕敏
力 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP59188957A priority Critical patent/JPS6170637A/ja
Priority to KR1019850004298A priority patent/KR900006920B1/ko
Priority to IN551/MAS/85A priority patent/IN165546B/en
Priority to US06/756,425 priority patent/US4670880A/en
Priority to EP85109179A priority patent/EP0177690B1/en
Priority to DE8585109179T priority patent/DE3586708T2/de
Publication of JPS6170637A publication Critical patent/JPS6170637A/ja
Publication of JPH0223888B2 publication Critical patent/JPH0223888B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1497—Details of time redundant execution on a single processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)
  • Detection And Correction Of Errors (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、２台の装置間を転送されるデータに生じたエ
ラーの検出および訂正に係り、特に多数決によるエラー
の検出訂正方法に係る。
［従来技術］ 直列バスラインにおいては、ＣＲＣのような工、シー検
出用符号がしばしば用いられている。エラーが検出され
ると、受信側は送信側に同じデータの再送を要求する６
通常のシステムでは、このように、エラーの検出および
データの再送という手順によってエラーからの回復が図
られる。システムによっては、エラー訂正能力を持った
ＦＣＣと呼ばれる符号を用いるものもある６ 直列バスラインを転送されるデータ中に生じるエラーは
、多くの場合単一ビットエラーであり、従って単一エラ
ーの訂正および二重エラーの検出が可能なＳＥＣ／ＤＥ
Ｄ符号でも十分である。しかし並列バスの場合は、単一
ビットエラーおよび複数ビットエラーが同じような割合
で生じるため、新たな対応をせまられる。そのうち比較
的簡単で、しかも信頼性の高いものに、多数決によって
元のデータを再生する方法がある。送信側の装置（例え
ば中央処理装置）は同じデータを並列バスへ繰返し送出
し、この並列バスに接続された受信側の装置（例えばプ
リンタ）は、複数のデータを相互に比較して、多数決に
よって元のデータを再生する。その際、特公昭５４−３
３３６号公報、特開昭５５−１０７３５７号公報などに
あるように。
データおよびその反転形を送るとエラー検出能力が高ま
る。
［発明が解決しようとする問題点］ 従来の多数決方式では、並列バス中の特定のラインに固
定故障が生じた場合、これを検出できな６　　　　　　
　い。というのは、固定エラー（例えばＩｔ　ｌ　ＩＩ
に固定）を含んだ同じデータが何度も転送されるため、
受信側で多数決を適用すると、固定エラーを含んだデー
タが元のデータとして再生されてしまうからである。固
定故障でなくても、比較的長い時間にわたって特定のラ
インに故障が生じた場合も同様である。
従って本発明の目的は、並列バスに固定故障や長時間に
わたる故障が生じても、受信側で転送データ中のエラー
を検出できるような、多数決によるエラー検出訂正方法
を提供することにある。
［問題点を解決するための手段］ 本発明によれば、各データ（後述の実施例では１バイト
のデータ）は合計３回転送される。そのうちの１図は元
のデータをそのまま転送し、もう１回は元のデータを反
転したデータを転送し、残りの１回は元のデータ中の各
ビットの位置を替えたデータを転送する。受信側では、
反転データおよびビット位置替えデータをそれぞれ元の
形に戻し、それらと別に送られてきた元のデータとの間
で多数決をとることによって、データを再生する。
ビット位置替えデータは、例えば循環シフトレジスタを
利用して元のデータを所定のビット数だけ右または左に
回転することによって作成される。
受信側の装置は、送信側とは逆のビット位置替え操作を
行う必要がある。
［実施例］ 本発明を適用し得るシステム構成の一例を第１図に示す
。これは並列バス１０によって相互接続された制御装置
１２（例えば中央処理装置）およびプリンタ１４を含ん
でいるが、勿論本発明はこのような装置の組合せに限定
されるものではない。
制御装置１２は１バイトのデータＤをプリンタ１４へ送
るときに、Ｄを反転した反転データＤおよびＤの各ビッ
トの位置を替えたビット位置替えデータＤ＊を作成し、
これらを順次に並列バス１０へ送り出す。第１図の例で
は、り、Ｄ、Ｄ＊の順に送り出されているが、この順番
は任意に決めることができる。
プリンタ１４はり、ＤおよびＤ＊にそれぞれ対応するデ
ータＡ、ＢおよびＣ′を受は取る。ここで、Ａ＝Ｄ、Ｂ
＝Ｄ、Ｃ’　＝Ｄ＊であれば問題はないが、制御装置に
およびプリンタ１４の設置環境をどのように整備しても
、並列バス１０にある程度の雑音が混入するのは避けら
れず、また場合によっては、並列バス１０の特定のライ
ンに断線や短絡が生じることもある。雑音によるエラー
は。
特定のビットが一時的にＩＩ　ＯＩＩからＩＩ　Ｌ　Ｉ
Ｉに、または１”からｌ（Ｏ１１に変わるものであるが
、統計によれば　Ｉｔ　Ｑ　ＴＴから′１″に変るエラ
ーが殆んどである。雑音による影響が１バイトの転送期
間内におさまるのであれば、従来のように、同しデータ
Ｄを３回以上転送することによって受信側で多数決論理
を使用して正しいデータを得ることができる。しかし、
雑音による影響が２バイト以上の転送期間にわたると１
例えば、３個のデータＤのうち少なくとも２個に同じエ
ラーが発生した場合、受（ｉ側は多数決により、エラー
を含むデータを正しいものとして再生してしまう。本発
明でＤを３回転送する代りに、Ｄ、ＤおよびＤ＊を転送
するようにしたのは、このような事態に対処するためで
ある６ プリンタ１４は、１バイトの受信データＡを−時保管す
ると共に、ＢおよびＣ′を元の形に戻す。
その場合、Ｂを反転することによりＢを生成し、Ｃ′に
対しては制御装置１２で行われたビット位置替え操作と
逆の操作を適用することによりＣを生成する。次いでプ
リンタ１４は、Ａ＝Ｂ、Ｂ＝Ｃ１およびＡ＝Ｃのうち１
つでも成立していると、一致したデータをＤとして採用
し、さもなければ制御装置１２にエラーを知らせる。
制御装置１２のデータ転送部の構成例を第２図に示す。
これは３個のレジスタ２０．２２．２４およびそれらに
対応する出力ゲート２６．２８゜３Ｑと１反転器３２と
で構成されている。制御装置１２は転送すべき１バイト
のデータＤを内部バス３４におく。Ｄレジスタ２０およ
びＤネレジスタ２４はこのデータＤをそのまま受取るが
、Ｄレジスタ２２は反転器３２で反転されたデータＤを
；　　　　受取る。Ｄ＊レジスタ２４は循環シフトレジ
スタとして構成されており、最下位のビット位置から最
上位のビット位置へ向かう循環路３６を有する。
Ｄ＊レジスタ２４はデータＤを受取ると、循環路３６を
介して、データＤを所定のビット数ｎだけ回転する。ｎ
は、１からデータＤのビット数より１少ない値（今の場
合は７）までの間の任意の値をとり得る。簡単のため、
ここでは１ビツトの右循環シフトを行うものとする。
出力ゲート２６は第１転送りロックＣ１に応答して、Ｄ
レジスタ２０にある元のデータＤを並列バス１０の方へ
出力し、出力ゲート２８は第２転送りロックＣ２に応答
して、Ｄレジスタ２２にある反転されたデータＤを出力
し、出力ゲート３０は第３転送りロックＣ３に応答して
、Ｄ＊レジスタ２４にあるビット位置替えデータＤ＊を
出力する。転送りロックＣ１、Ｃ２、Ｃ３の印加順序を
変えれば、３種類のデータＤ、Ｄ、Ｄ＊の出力順序を変
えることができる。
なお第２図の例では、Ｄ＊レジスタ２４は＠Ｑシフトレ
ジスタであったが、データＤの各ビットの位置を替える
ことができるものであれば、どのようなものでもよい。
例えば、データＤの前半の４ビツトと後半の４ビツトと
を入れ替えてもよい。
重要なのは、データＤのｉ番目のビットがＤ寧において
ｉ番目以外のビットになっていることである。
プリンタ１４のデータ受信部の構成例を第３図に示す。
これは３個のレジスタ４０．４２．４４およびそれらに
対応する入力ゲート４６，４８．５０と、反転器５２と
、多数決論理５４とで構成されている。プリンタ１４は
、順次に受取ったデータＡ、Ｂ、Ｃ’　をそれぞれの入
力ゲート４６．４８．５０を介してＡレジスタ４０．８
レジスタ４２、Ｃ′　レジスタ４４にロードする。Ａレ
ジスタ４０にロードされたデータＡはそのまま多数決論
理５４へ送られる。ＢレジスタヘロードされたデータＢ
は反転器５２で反転されて、多数決論理５４へ送られる
。Ｃ′　レジスタ４４ヘロードされたデータＣ′は！￥
７環路５６を介して１ビツトだけ左循環シフト（又は７
ビツトの右循環シフト）された後、多数決論理５４へ送
られる。前にも述べたように、Ｃ′　レジスタ４４は制
御装置１２のＤ＊レジスタ２４で行われたビット位置替
え操作の逆の操作を行うものでなければならない。
多数決論理５４は受取った３個のデータＡ、Ｂ、Ｃを順
次に比較して、もしＡ＝Ｂ、Ｂ＝Ｃ，Ｃ＝Ａのうちの１
つでも成立していると、一致したデータをＤとして出力
し、いずれも成立していなければ、すなわち３個のデー
タＡ、Ｂ、Ｃがすにで異なっていると、エラーがあった
ことを知らせる。
３個のデータＡ、Ｂ−Ｃのうちの１個にだけエラーが生
じていた場合には、多数決によって正しいデータが得ら
れることは明らかであるから、以下では２個又は３個の
データにエラーが生じていた場合の例を説明する。
制御装置１２が送り出すデータＤ、Ｄ、Ｄ’ｌ’を次の
ように仮定する。
Ｄ　　＝　　１００１０１１０ Ｄ　　＝　　０１１０１００１ Ｄ＊＝　　０１００１０１１ ビットの番号は左から順に０．１．２．・・・・。
７とする。もし並列バス１０のビットＯを転送するライ
ンにＩＩ　Ｉ　Ｉ＋固定故障が生じていると、プリンタ
１４が受取るデータは次のようになる。
Ａ　　＝　　１００１０１１０ Ｂ　　＝　　１１１０１００１ Ｃ’＝　　１１００１０１１ ＢおよびＣ′を元の形に戻すと、 Ｂ　　＝　　０００１０１１０ Ｃ＝　　１００１０１１１ となり、Ａ、Ｂ、Ｃはいずれも等しくないから、多数決
論理５４はエラーを知らせる。ただし、同じＩＩ　Ｉ　
Ｉ＋固定故障であっても、それがビット１、ビット４、
ビット６またはビット７に生じていた場合は（これらは
縦方向に並んだ３ビツトのうちの２ビツトが１”になっ
ている）、結果として１個のデータにしかエラーが生じ
ないから、多数決によって元のデータＤを得ることがで
きる。
次に、固定故障ではないが、２個のデータＤおよびＤに
わたって、そのビット２をＩＩ　Ｉ　ＩＩに強制する故
障が生じたとする。プリンタ１４の受信データは次のよ
うになる。
Ａ　＝　　１０１１０１１０ Ｂ　　＝　　０１１０１００１ Ｃ’＝　　０１００１０１１ ＢおよびＣ′を元の形に戻すと。
Ｂ　　＝　　１００１０１１０ Ｃ＝　　１００１０１１０ となり、Ｂ＝Ｃが成立しているから、多数決論理５４は
これをＤとして出力する。
２個または３個のデータに２ビツト以上のエラーが生じ
ていた場合も同様である。ただしその場合は、１ビツト
エラーのときに比べて、正しいＤが得られる割合は小さ
くなる。
［発明の効果］ 本発明によれば、エラーが１個のデータにのみ生じてい
た場合は、多数決によってそれを完全シこ訂正すること
ができ、また順次に転送される２個または３個のデータ
にまたがってエラーが生じていたとしても、受信側でそ
れを正しく検出（場合によっては訂正）することができ
る。
【図面の簡単な説明】
第１図は本発明を適用し得るシステムの一例を示すブロ
ック図。 第２図は制御装置１２のデータ転送部の構成例を示すブ
ロック図６ 第３図はプリンタ１４のデータ受信部の構成例を示すブ
ロック図。 雑書 第１弱 第２図

Claims (2)

    【特許請求の範囲】
  1. （１）第１の装置から並列バスを介して第２の装置へデ
    ータを転送するシステムにおいて、 前記第１の装置で転送すべき元のデータを反転した反転
    データおよび前記元のデータにおける各ビットの位置を
    替えたビット位置替えデータを生成し、前記元のデータ
    、前記反転データおよび前記ビット位置替えデータを順
    次に前記並列バスを介して前記第２の装置へ転送し、前
    記第２の装置で前記反転データおよび前記ビット位置替
    えデータをそれぞれ元の形に戻して、それらと前記元の
    データとの間で多数決をとることを特徴とする、多数決
    によるエラー検出訂正方法。
  2. （２）前記ビット位置替えデータは、前記元のデータを
    予め決められたビット数だけ所定方向に回転することに
    より生成し、前記第２の装置で前記予め決められたビッ
    ト数だけ反対方向に回転することにより元の形に戻す、
    特許請求の範囲第（１）項に記載の方法。
JP59188957A 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法 Granted JPS6170637A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59188957A JPS6170637A (ja) 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法
KR1019850004298A KR900006920B1 (ko) 1984-09-11 1985-06-18 다수결에 의한 착오 검출 및 정정 방법
IN551/MAS/85A IN165546B (ja) 1984-09-11 1985-07-17
US06/756,425 US4670880A (en) 1984-09-11 1985-07-18 Method of error detection and correction by majority
EP85109179A EP0177690B1 (en) 1984-09-11 1985-07-23 Method for error detection and correction by majority voting
DE8585109179T DE3586708T2 (de) 1984-09-11 1985-07-23 Verfahren zur fehlererkennung und -korrektur durch mehrheitsentscheidung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59188957A JPS6170637A (ja) 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法

Publications (2)

Publication Number Publication Date
JPS6170637A true JPS6170637A (ja) 1986-04-11
JPH0223888B2 JPH0223888B2 (ja) 1990-05-25

Family

ID=16232881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59188957A Granted JPS6170637A (ja) 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法

Country Status (6)

Country Link
US (1) US4670880A (ja)
EP (1) EP0177690B1 (ja)
JP (1) JPS6170637A (ja)
KR (1) KR900006920B1 (ja)
DE (1) DE3586708T2 (ja)
IN (1) IN165546B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62282346A (ja) * 1986-05-31 1987-12-08 Toshiba Corp デ−タ出力回路
JPH0467753U (ja) * 1990-10-15 1992-06-16

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802117A (en) * 1985-12-16 1989-01-31 Pitney Bowes Inc. Method of preserving data storage in a postal meter
US4750180A (en) * 1986-07-24 1988-06-07 Western Atlas International, Inc. Error correcting method for a digital time series
US4817094A (en) * 1986-12-31 1989-03-28 International Business Machines Corporation Fault tolerant switch with selectable operating modes
JPH01166632A (ja) * 1987-12-22 1989-06-30 Mitsubishi Electric Corp ディジタル信号の復号方法及びその回路
DE58907743D1 (de) * 1988-07-08 1994-07-07 Tandberg Data A S Oslo Oslo Verfahren und Einrichtung zum Duplizieren des Inhalts von Datenträgern.
JPH0290816A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 誤り訂正方法および回路
US5031180A (en) * 1989-04-11 1991-07-09 Trw Inc. Triple redundant fault-tolerant register
US5081629A (en) * 1989-05-08 1992-01-14 Unisys Corporation Fault isolation for multiphase clock signals supplied to dual modules which are checked by comparison using residue code generators
US5241548A (en) * 1991-05-23 1993-08-31 Motorola, Inc. Method for error correction of a transmitted data word
GB2264846B (en) * 1991-09-20 1995-11-15 Motorola Inc Extended error correction of a transmitted data message
US6412094B1 (en) * 1992-01-21 2002-06-25 Nokia Mobile Phones Ltd. Method and circuit for performing 3/5 major voting
US5384793A (en) * 1992-01-28 1995-01-24 Ericsson Ge Mobile Communications Inc. Fading and random pattern error protection method for dynamic bit allocation sub-band coding
US5321703A (en) * 1992-03-13 1994-06-14 Digital Equipment Corporation Data recovery after error correction failure
US5956352A (en) * 1992-04-24 1999-09-21 Digital Equipment Corporation Adjustable filter for error detecting and correcting system
US6122767A (en) * 1993-06-03 2000-09-19 Texas Instruments Incorporated Method and apparatus for noise reduction of cyclic signal by selecting majority logic state of corresponding portions of plural cycles
US5603013A (en) * 1993-06-03 1997-02-11 Texas Instruments Incorporated Method and apparatus for noise reduction of cyclic signal by selecting majority logic state of corresponding portions of plural cycles
US5710781A (en) * 1995-06-02 1998-01-20 Ericsson Inc. Enhanced fading and random pattern error protection for dynamic bit allocation sub-band coding
US5691723A (en) * 1995-09-11 1997-11-25 E-Systems, Inc. Apparatus and method for encoding and decoding data on tactical air navigation and distance measuring equipment signals
JP3371682B2 (ja) * 1996-04-26 2003-01-27 トヨタ自動車株式会社 半導体記憶装置
US5742618A (en) * 1996-09-04 1998-04-21 Palomar Technologies Corporation RF transponder system having error detection and correction
US5907671A (en) * 1996-09-23 1999-05-25 International Business Machines Corporation Fault tolerant system based on voting
US5914971A (en) * 1997-04-22 1999-06-22 Square D Company Data error detector for bit, byte or word oriented networks
SE519003C2 (sv) * 1998-10-23 2002-12-17 Ericsson Telefon Ab L M Anordningar och förfarande relaterande till felkorrigerade transmission av digital data
US6377097B1 (en) 2000-03-13 2002-04-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for reducing the vulnerability of latches to single event upsets
JP3467262B2 (ja) * 2000-11-10 2003-11-17 株式会社ソニー・コンピュータエンタテインメント エンタテインメント装置及び受信装置
US8015333B1 (en) * 2001-06-04 2011-09-06 Digi International Inc. Method and apparatus for the detection of the end of a daisy chain
US7318169B2 (en) * 2002-05-15 2008-01-08 David Czajkowski Fault tolerant computer
US7237148B2 (en) * 2002-09-05 2007-06-26 David Czajkowski Functional interrupt mitigation for fault tolerant computer
US7260742B2 (en) * 2003-01-28 2007-08-21 Czajkowski David R SEU and SEFI fault tolerant computer
US7225394B2 (en) * 2003-05-08 2007-05-29 Hewlett-Packard Development Company, L.P. Voting circuit
US7203885B2 (en) 2003-09-30 2007-04-10 Rockwell Automation Technologies, Inc. Safety protocol for industrial controller
US7392426B2 (en) * 2004-06-15 2008-06-24 Honeywell International Inc. Redundant processing architecture for single fault tolerance
US20050289435A1 (en) * 2004-06-29 2005-12-29 Mulla Dean A Fast approximate DINV calculation in parallel with coupled ECC generation or correction
FR2878097B1 (fr) * 2004-11-16 2007-02-16 Airbus France Sas Detection d'erreurs dans les donnees concernant l'actionnement d'un organe de vehicule
US20060190700A1 (en) * 2005-02-22 2006-08-24 International Business Machines Corporation Handling permanent and transient errors using a SIMD unit
US8291063B2 (en) * 2005-03-04 2012-10-16 Netapp, Inc. Method and apparatus for communicating between an agent and a remote management module in a processing system
US7805629B2 (en) * 2005-03-04 2010-09-28 Netapp, Inc. Protecting data transactions on an integrated circuit bus
US8090810B1 (en) 2005-03-04 2012-01-03 Netapp, Inc. Configuring a remote management module in a processing system
US7899680B2 (en) * 2005-03-04 2011-03-01 Netapp, Inc. Storage of administrative data on a remote management device
US7487343B1 (en) 2005-03-04 2009-02-03 Netapp, Inc. Method and apparatus for boot image selection and recovery via a remote management module
WO2006098498A1 (en) * 2005-03-18 2006-09-21 Nec Electronics Corporation Data transmitting apparatus, data receiving apparatus, communication system, error detection method and program
US7634760B1 (en) 2005-05-23 2009-12-15 Netapp, Inc. System and method for remote execution of a debugging utility using a remote management module
US20090262732A1 (en) * 2008-04-16 2009-10-22 Barry Wood Data Communications Network
RU2524854C1 (ru) * 2013-07-12 2014-08-10 Открытое акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва" Устройство обнаружения и коррекции ошибок в параллельной магистрали
DE102019217808A1 (de) * 2019-11-19 2021-05-20 Siemens Mobility GmbH Verfahren zur Fahrtenregistrierung für eine eisenbahntechnische Anlage und Registrierungsteilnehmer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538498A (en) * 1968-09-10 1970-11-03 United Aircraft Corp Majority data selecting and fault indicating
US3772649A (en) * 1970-03-02 1973-11-13 Nielsen A C Co Data interface unit for insuring the error free transmission of fixed-length data sets which are transmitted repeatedly
US3895223A (en) * 1973-01-03 1975-07-15 Westinghouse Electric Corp Circuit arrangement for enhancing the reliability of common bus outputs of plural redundant systems
US4001692A (en) * 1975-07-07 1977-01-04 Barry Research Corporation Time diversity data transmission apparatus
GB2032736B (en) * 1978-10-24 1982-09-08 Standard Telephones Cables Ltd Data transfer system
JPS55107357A (en) * 1979-02-09 1980-08-18 Mitsubishi Electric Corp Data transmission system
US4295207A (en) * 1979-11-14 1981-10-13 Gte Laboratories Incorporated Data processing apparatus for receiving and decoding words in which data is encoded by phase reversals or non-phase reversals of a signal of a predetermined frequency
US4298982A (en) * 1980-06-03 1981-11-03 Rca Corporation Fault-tolerant interface circuit for parallel digital bus
US4429391A (en) * 1981-05-04 1984-01-31 Bell Telephone Laboratories, Incorporated Fault and error detection arrangement
US4447903A (en) * 1981-05-22 1984-05-08 Ael Microtel, Ltd. Forward error correction using coding and redundant transmission
JPS5985153A (ja) * 1982-11-08 1984-05-17 Hitachi Ltd 冗長化制御装置
CA1205561A (en) * 1983-03-11 1986-06-03 Kiichi Yamashita Method of searching fault locations in digital transmission line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62282346A (ja) * 1986-05-31 1987-12-08 Toshiba Corp デ−タ出力回路
JPH0467753U (ja) * 1990-10-15 1992-06-16

Also Published As

Publication number Publication date
US4670880A (en) 1987-06-02
DE3586708D1 (de) 1992-11-05
DE3586708T2 (de) 1993-04-22
IN165546B (ja) 1989-11-11
KR900006920B1 (ko) 1990-09-24
EP0177690B1 (en) 1992-09-30
JPH0223888B2 (ja) 1990-05-25
EP0177690A3 (en) 1988-08-10
KR860002761A (ko) 1986-04-28
EP0177690A2 (en) 1986-04-16

Similar Documents

Publication Publication Date Title
JPS6170637A (ja) 多数決によるエラ−検出訂正方法
US4354267A (en) Data transmission system utilizing loop transmission lines between terminal units
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
JPS602813B2 (ja) コンピュ−タ間通信方法及びそのシステム
DE102019129275A1 (de) Verfahren, Schaltung und integrierte Schaltung zum Transferieren von Daten und eines Datenprüffeldes
US4347609A (en) Method and system for transmission of serial data
US5193093A (en) Data transfer process with loop checking
US3573726A (en) Partial modification and check sum accumulation for error detection in data systems
CN109726030B (zh) 包括用于误差校正电路的响应管理器的存储器架构
JPH04303234A (ja) データ転送方式
GB2029170A (en) Error detection and correction system
CN1007021B (zh) 通过择多检测和校正误差的方法
EP0093004B1 (en) Data communication system
JPH1131084A (ja) パリティチェック回路
US4698814A (en) Arrangement for checking the parity of parity-bits containing bit groups
EP4258115A1 (en) Data error correction circuit and data transmission circuit
JPS59200365A (ja) 制御情報転送方式
US5694400A (en) Checking data integrity in buffered data transmission
EP0152974B1 (en) Arrangement for checking the parity bit-containing bit groups
JPH02266728A (ja) データ伝送誤り制御方式
JPS60167052A (ja) デ−タ転送方法
RU1820384C (ru) Устройство дл контрол принимаемой информации
KR0179760B1 (ko) 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로
CN116705122A (zh) 数据纠错电路和数据传输电路
JPS63314934A (ja) デ−タ転送方式