SE465056B - Foerfarande foer att undvika latenta fel i ett logiknaet foer majoritetsval av binaera signaler - Google Patents

Description

465 10 15 20 25 056 2 en mycket lång tid, varvid överlappande fel kan uppstå med systemfel som följd.

REDOGÖRELSE F ÖR LPPFINNlhBEN Problemet med latenta fel som beror på fel i en av tva eller flera serie- eller parallellkopplade transistorer i de separata logikorganen i logiknäten för majuritetsval undviks genom en återkommande omkopplíng i vart och ett av dessa logikorgan. Omkopplingen utförs pa ett sådant sätt att transistorer som varit parallellkopplade blir seriekopplade och vice versa. Därigenom kommer det i logíkorganen alternerande att utföras logiska operationer vilka är varand- ras duala motsvarigheter, tex NAND- och NOR-operationer, med hjälp av samma transistorer i bada fallen. Därigenom skiftas mellan tva logiknät som är varandras duala motsvarigheter, och majoritetsvalen kommer i praktiken att utföras omväxlande med tva olika Iogiknät. Genom att transistorer som varit parallellkopplade blir seriekopplade och vice versa kommer ett avbrott eller en kortslutning i en av transistorerna eller dess styrledning därför att upptäckas da transistorn blir seriekopplad i stället för parallellkopplad eller vice versa.

Uppfinningens kännetecken framgår av patentkraven.

FIGLRBESKRIVNING Uppfinningen kommer att beskrivas närmare med hänvisning till ritningarna, pa vilka figur l visar en del av ett tripplerat system, figurerna 2 och 3 visar tva olika exempel pa ett organ för majoritetsval som ingår i systemet enligt figur l, figur 4 visar ett exempel på en realisering av en NAND-grind som ingår i organet enligt figur 2, figur 5 visar ett exempel på en realisering av en NOR-grind som ingår i organet enligt figur 3, figur 6 visar ett exempel pa ett styrbart logikorgan som kan inga i ett organ för majoritetsval och figurerna 7-10 visar ytterligare fyra exempel pa ett organ för majoritetsval.

FÖREDRAGNA UTFÖRINSSFORNER I figur l visas en del av ett tripplerat system. Med lla-llc betecknas tre likadana funktionsblock, vilka är belägna i var sin gren av tre likadana grenar. 10 15 20 25 30 465 056 3 Varje funktionsblock kan exempelvis :esta : ett kretskort med ett antal komponenter, men kan givetvis även i fšras ; .större eller mindre enheter än så. I normalfallet mottager vart och av blocken lla-llc likadana ingångs- signaler och alstrar även sinsemellan likadana utgångssignaler, a-c. Var och en av utgàngssignalerna a-c tillförs tre organ l2a-l2c för majoritetsval. Var och en av dessa alstrar som utgångssignal det värde som uppträder på majoriteten, dvs minst två, av utgångarna från blocken lla-llc. Därigenom blir utgångs- signalerna från majoritetsvalsorganen l2a-l2c lika sinsemellan även om ett av blocken lla-llc är felaktigt. Utgångssignalerna från majoritetsvalsorganen l2a-l2c tillförs tre nya funktionsblock l3a-l3c, vilkas utgångssignaler i sin tur tillförs tre nya majoritetsvalsorgan l4a-l4c. Antalet funktionsblock mellan två majoritetsvalsorgan kan dock givetvis variera.

Det kan nämnas att en automatisk felrapportering om ett fel som uppstått i något av funktionsblocken enkelt kan åstadkommas genom att var och en av utgångssignalerna från tre funktionsblock som motsvarar varandra jämförs med utgångssignalen från det organ som utfört majoritetsvalen mellan signalerna.

Jämförelsen kan exempelvis utföras med hjälp av EXELLER-grindar. Felet kan dock även ha uppstått i det aktuella majoritetsvalsorganet.

I figur 2 visas ett första exempel på en realisering av ett majoritetsvalsorgan.

Detta består av tre NAND-grindar 21-23 som på sina ingångar erhåller signalerv-f; a och b, b och c respektive a och c. Med dessa beteckningar motsvarar således detta majoritetsvalsorgan något av organen l2a-l2c i figur l.

Grindarna 21-23 alstrar utgångssignaler d-f, vilka tillförs en NAND-grind 24, som i sin tur alstrar en utgångssignal g.

I figur 3 visas ett andra exempel på en realisering av ett majoritetsvalsorgan. I detta fall har NAND-grindarna i organet enligt figur 2 ersatts av NOR-grindar 31-34. Utgångssignalerna från dessa betecknas h-k.

Det kan nämnas att logiknäten enligff. igurerna 2 och 3 är varandras duala motsvarigheter.

Av nedanstående sanningstabell framgår att båda utgångssignalerna g och k överensstämmer med majoriteten av ifgängssignalerna a-c för olika värden på dessa. 465 056 4 abc def g hij lg ÛÛÛ lll Û lll Û ÛÛl lll Û lÛÛ Û 3 ÛlÛ lll Û ÛÛl Û 5 Ûll lÛl l ÛÛÛ l i lÛÛ lll Û ÛlÛ Û lÛl llÛ l ÛÛÛ l llÛ Ûll l ÛÛÛ l lll ÛÛÛ 1 ÛÛÛ l 1Û I figur 4 visas ett utföringsexempel pa en NAND-grind. Denna motsvarar grinden 24 i figur 2 och har således tre ingångar, vilka erhåller signalerna d-f.

Grinden omfattar tre parallellkopplade CMOS-transistorer 41-43 av P-typ och tre seriekopplade CMDS-transistorer 44-46 av N-typ. Hög och lag matnings- spänning är kopplade till ledare 47 respektive 48, och grindens utgång utgörs av 15 en ledare 49. Var och en av P-transistorerna 41-43 leder för lag styrspänning, dvs för en nolla, medan var och en av N-transistorerna 44-46 leder för hög styrspänning, dvs för en etta. Detta medför att utgangssignalen blir lag, dvs en nolla, endast da samtliga ingangssignaler d-f är höga, dvs ettor. I övriga fall blir utgangssignalen hög, dvs en etta. Detta överensstämmer med ett logiskt 20 NAND-villkor. Även var och en av grindarna 21-23, vilka har endast tva ingångar, kan realiseras som grinden enligt figur 4, dock med den ändringen att tva ingångar skall kopplas ihop.

Som nämnts ovan kan det finnas latenta fel i ett majoritetsvalsorgan av detta 25 slag beroende pa att en eller tva av de parallellkopplade transistorerna kan vara trasig utan att det upptäcks. Sa länge ingangssignalerna är lika märks det nämligen inte ifall det är ett permanent avbrott i en eller tva av de parallellkopplade transistorerna. Ett fel som uppträder som en permanent - kortslutning i en av de seriekopplade transistorerna upptäcks inte heller. 30 lngångssignalerna till ett majoritetsvalsorgan kommer att vara lika sinsemellan - om de tre funktionsblock som motsvarar varandra och_ är inkopplade pa majoritetsvalsorganets ingangssida är felfria och sa länge även närmast före- gaende majoritetsvalsorgan är felfria. 10 15 20 25 30 465 056 5 Som framgått ovan kan majoritetsvalet även utföras med ett NOR-grindnät enligt figur 3. I figur 5 visas ett utföringsexempel på en NOR-grind. Denna motsvarar grinden 34 i figur 3 och har tre ingångar. Grinden är uppbyggd av likadana transistorer som NAND-grinden 24 enligt figur 4. De transistorer som är parallellkoppiade i figur4 är dock seriekopplade i fígur5 och betecknade 51-53, och de transistorer som är seriekopplade i figur 4 är parallellkoppiade i figur5 och betecknade 54-56. Hög och låg matningsspänning samt grindens utgång är anslutna till ledare 57-59. När samtliga ingångssignaler h-j har värdet noll leder var och en av de seriekopplade P-transistorerna 51-53 och ingen av de parallellkoppiade N-transistorerna 54-56. Då blir grindens utgångssignal en etta. I övriga fall blir utgångssignalen en nolla, vilket överensstämmer med ett logiskt NOR-villkor. Även i denna grind kan det finnas latenta fel beroende på att en eller två av de parallell- eller seriekopplade transistorerna kan vara trasig utan att det märks så länge som ingångssignalerna är lika.

Det kan nämnas att NAND- och NOR-funktioner är varandras duala motsvarig- heter. l figur6 visas ett exempel på ett styrbart logikorgan som kan ingå i ett majoritetsvalsorgan. Logíkorganet omfattar tio CMOS transistorer, av vilka fem, 61-63 och 67-68, är av P-typ och fem, 64-66 och 69-70, är av N-typ.

Transistorerna 61-63 och 64-66 erhåller ingångssignaler d-f, vilka motsvarar samma signaler i NAND-grinden 24 enligt figurerna 2 och 4. Transistorerna 67-70 erhåller en styrsignal m som växelvis kommer att vara noll och ett. Hög matningsspänning, låg matningsspänning och logikorganets utgång är anslutna till ledare 71, 72 respektive 73.

Då styrsignalen m är en nolla kommer transistorerna 67-68 att leda, medan transistorerna 69-70 kommer att vara oledande. Därigenom kommer transisto- rerna 61-63 i praktiken att bli parallellkoppiade mellan den höga matningsspän- ningen och utgången 73. Den nedre halvan av figuren reduceras i praktiken samtidigt till en seriekoppling av transistorerna 64-66 mellan utgången och den låga matningsspänningen. I detta fall motsvarar således detta logikorgan NAND-grinden enligt figur 4. 465 056 10 15 20 25 30 6 Da styrsignalen m är en etta kommer i stället transistorerna 67-68 att vara oledande, medan transistorerna 69-70 kommer att leda. Därigenom reduceras den övre halvan av figuren till en seriekoppling av transistorerna 61-63, medan transistorerna 64-66 blir parallellkopplade. I detta fall motsvarar således detta logikorgan NOR-grinden enligt figur 5.

Genom att lata styrsignalen m växelvis anta värdena noll och ett kommer det styrbara logikorganet enligt figur 6 att fungera växelvis som en NAND-grind och som en NOR-grind. Fyra styrbara logikorgan av detta slag kan utnyttjas som separata NAND-grindar i ett majoritetsvalsorgan enligt figur 2 eller 3. De grindar som har endast tva ingångar realiseras därvid lämpligen som en tre-ingangars grind, men med tva ingangar hopkopplade. Genom att utnyttja fyra styrbara logikorgan av det visade slaget som ett majoritetsvalsorgan enligt figur 2 eller 3 kommer majoritetsvalen att ibland utföras med fyra NAND- grindar och ibland med fyra NOR-grindar. Därvid utförs majoritetsvalen i praktiken alternerande med tva olika logiknät, vilka är varandras duala mot- svarigheter. Eftersom samma transistorer utnyttjas i bada fallen, och eftersom de transistorer som varit parallellkopplade i det ena fallet blir seriekopplade i det andra fallet och vice versa kommer ett fel i nagon av transistorerna eller förbindningarna inte att kunna förbli latent. Detta förklaras av att ett eventuellt avbrott i nagon av transistorer-na kommer att upptäckas då denna blir seriekopplad, och en eventuell kortslutning upptäcks vid parallellkoppling.

Därvid erfordras givetvis även nagon slags anordning för automatisk felrappor- tering, exempelvis en anordning omfattande EXELLERgrindar i enlighet med vad som beskrivits ovan.

Da det styrbara logikorganet enligt figur 6 fungerar som en NAND-grind gar strömmarna genom transistorerna 62 och 65 i en första riktning, medan strömmarna genom dessa i stället gar i den motsatta riktningen da logikorganet fungerar som en NOR-grind. Detta gör att CMOS-transistorer är lämpliga i ett organ av detta slag. Dessa har nämligen en god strömledningsförmaga i bada riktningarna.

Majoritetsvalsorganen behöver inte vara uppbyggda av endast NAND-grindar eller endast NOR-grindar. Om majoritetsvalsorganet enligt figur2 betraktas inses att utgangssignalen g med logisk algebra kan tecknas u I 10 15 20 25 30 465 056 7 g = ((a x b)' x (b x c)' x (a x c)')' där primtecken betyder invertering. Uttrycket kan omformas med hjälp av de Morgans teorem till g = a x b + b x c + a x c, vilket motsvarar ett logiknät som visas i figur 7. Detta nät består av tre OCH-grindar 71-73 och en ELLER-grind 74.

I praktiken föredras ofta NAND- och NOR-grindar framför OCH- respektive ELLER-grindar. Därför realiseras ett nät enligt figur 7 i praktiken ofta i stället som ett nät enligt figur 8. I detta nät har OCH-grindarna 71-73 i figur 7 ersatts av NAND-grindar 81-83 med var sin inverterare 85-87, och ELLER-grinden 74 har ersatts av en NOR-grind 84 med en inverterare 88. Var och en av grindarna 81-84 kan utgöras av ett styrbart logikorgan enligt figur 6. Därvid skall styrsignalen m till de logikorgan som skall fungera som NAND-grindar vara en nolla, medan styrsignalen till det logikorgan som skall fungera som en NORgrind vara en etta.

Genom att samtidigt skifta styrsignalerna från noll till ett och vice versa fås ett logiknät som är den duala motsvarigheten till nätet enligt figur 8. Ett sådant dualt nät visas i figur 9. Jämfört med i figur 8 har NAND-grindarna 81-83 således ersatts av NOR-grindar 91-93 och NOR-grinden 84 av en NAND-grind 94. Nätets utgångssignal är betecknad n. Det inses att varje NOR-grind, t ex 91, med sin inverterare, t ex 85, kan ersättas av en ELLER- grind, och att NAND-grinden 94 med sin inverterare 88 kan ersättas av en OCH-grind. Detta motsvarar ett logiknät som visas i figur 10, där grindarna betecknats 101-104. Utgangssignalen kan tecknas: n= (a+ b) x (b+ c) x (a+ c), vilket med hjälp av de Morgans teorem kan omformas till n = ( (a + b)' + (b + c)' + (a + c)').' Detta uttryck överensstämmer med det som fås med ett logiknät med fyra NOR-grindar enligt figur 3, vilket har samma funktion som logiknätet enligt figur 2. Således kan majoritetsvals- funktionen även utföras med logiknäten enligt exempelvis figurerna 8 och 9, vilka logiknät vardera består av både NAND- och NORgrindar. Även logiknäten enligt figurerna 7 och 10 är varandras duala motsvarigheter.

Om transistorerna 61-63 i logikorganet enligt figur 6 är av N-typ i stället för av P-typ, och om transistorerna 64-66 är av P-typ i stället för av N-typ kommer detta organ att utföra logiska OCH- eller ELLER-operationer i stället 465 056 10 8 för NAND- eller NOR-operationer. Närmare bestämt kommer logikorganet att fungera som en ELLER-grind da transistorerna 61-63 är parallellkopplade och transistorerna 64-66 är seriekopplade och som en OCH-grind i det motsatta fallet. Därigenom kan logikorganet även utnyttjas för att skifta mellan OCH-ELLER-näten enligt figurerna 7 och 10. Dessa typer av nät maste dock förses med förstärkare för att kunna användas praktiskt.

Det är givetvis även möjligt att ändra logikorganet enligt figur 6 till att endast omfatta tvâ plus tva transistorer med styrelektroder anslutna till logikorganets ingångar. Därvid fas logikgrindar med tva ingångar i stället för tre. Som framgått ovan är detta dock inte nödvändigt, utan tva av tre ingångar kan i stället sammankopplas i avsikt att realisera en grind med tva ingangar. n; M ru-

Claims (4)

10 15 465 056 PATENTKRAV l. Förfarande för att undvika latenta fel i ett logiknät för majoritetsval av binära signaler i ett tripplerat system, varvid logiknätet omfattar ett antal separata logikorgan för utförande av logiska operationer, t ex NAND- ochfialler NOR-operationer, och varvid vart och ett av de separata logikorganen omfattar parallellkopplade halvledarkomponenter vilka sinsemellan erhåller var sin logisk ingangssignal, och även seriekopplade halvledarkomponenter vilka sinsemellan erhåller var sin logisk íngangssignal, k ä n n e t e c k n a t av att en återkommande omkoppling utförs i vart och ett av nämnda logikorgan (21-24, 31-34, 71-74, 81-84, 91-94, l0l-104) pà ett sådant sätt att de av ovan nämnda halvledarkomponenter som har varit parallellkopplade omkopplas till att bli seriekopplade och vice versa, varigenom det i vart och ett av dessa logikorgan alternerande kommer att utföras logiska operationer vilka är varandras duala motsvarigheter, tex NAND- och NOR-operationer, med hjälp av samma i respektive organ ingående halvledarkomponenter (41-46, 51-56) i bada fallen, och varigenom majoritetsval i praktiken kommer att utföras alternerande med hjälp av tva olika logiknät vilka är varandras duala motsvarigheter.

2. Förfarande enligt patentkrav l, k ä n n e t e c k n a t av att nämnda majoritetsval alternerande kommer att utföras med fyra logiska NAND-organ (21-24) och fyra logiska NOR-organ (31-34).

3. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att nämnda majoritetsval alternerande kommer att utföras med i det ena fallet tre logiska NAND-organ (81-83) med var sin efterföljande inverterare (85-87) och ett logiskt NOR-organ (84) med en efterföljande inverterare (88), och i det andra fallet tre logiska NOR-organ (91-93) med var sin efterföljande inverterare (85-87) och ett logiskt NAND-organ (94) med en efterföljande inverterare (88).

4. Förfarande enligt patentkrav l, k ä n n e t e c k n a t av att i nämnda majoritetsval alternerande kommer att utföras med i det ena fallet tre logiska OCH-organ (71-73) och ett logiskt ELLER-organ (74) och i det andra fallet tre logiska ELLER-organ (101-103) och ett logiskt OCH-organ (104).