JPH03245555A - プラント制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】

本発明はＬＳＩ化された信頼性の要求される電子装置に
係り、特に、故障率の低減を図った電子装置に関する。 ［０００２］

【従来の技術】

原子カプラント等の制御に用いられる電子装置は、高信
頼性が要求される。このため、従来は、制御の処理系を
３重化し、その出力を多数決論理により判定して、機器
制御を行う場合が多い。図２は、このような３重系制御
システムの概略ブロック図で、Ａ系、Ｂ系、Ｃ系より成
る３重系の各々の系の処理装置１，２゜３より出力され
るＡ系制御信号１０１．　Ｂ系制御信号１０２．　Ｃ系
制御信号１０３は、多数決制御装置４内の各県のバッフ
ァ５１．５２．５３に入力される。バッファ５１．５２
゜５３では、各系処理装置よりの制御信号をフォトカプ
ラ等でアイソレートし、信号レベル変換処理するなどし
て、各々の系の制御信号４０１．４０２．４０３として
多数決制御回路６へ入力する。多数決制御回路６では、
Ａ系、Ｂ系、Ｃ系制御信号４０１４０２、４０３のうち
、いずれか２系の信号が一致した時、これを多数決出力
信号４０４として出力する。この動作は２／３多数決論
理と呼ばれる。この多数決出力信号４０４は、ドライバ
回路７で制御対象のリレー、トランジスタ等を駆動する
のに必要な信号レベルに変換され、多数決制御信号１０
４として出力されて、制御対象８を制御する。 ［０００３］

【発明が解決しようとする課題】

このような３重系制御システムにおいて、従来の多数決
制御装置４における多数決制御回路６は、ＡＮＤおよび
ＯＲからなる論理ＩＣの組合せか、あるいは、リレーロ
ジックによる２／３多数決論理回路から構成されていた
。しかし、論理ＩＣを用いた２／３多数決論理回路の場
合は、論理ＩＣ−個の障害が制御システム全体の故障に
つながる。このため、制御システムの処理系を多重化し
てシステムの信頼性を向上させるのが好ましい。 一方、多重化による信頼性向上の他に、電子装置を構成
する個々の素子の信頼性の向上つまり素子当りの故障率
を低減させる必要もある。近年、電子装置のＬＳＩ化が
進み、半導体チップ上に搭載した素子の信頼性をいかに
向上させるがが問題となる。ＬＳＩ化した電子装置の構
成素子の信頼性を向上させるために、各素子の正常／異
常を検査するための回路や信号引出線を同一のＬＳＩチ
ップ上に設け、各素子の検査をできるようにしてもよい
が、それではＬＳＩ全体の設計が複雑になり、コストが
嵩んでしまう。また、本来の電子装置以外に検査用回路
を設けるため、その分だけチップ上の有効面積が占有さ
れてしまうという問題もある。 ［０００４］ 本発明の目的は、ＬＳＩ化した電子装置であって素子当
りの故障率を低減した電子装置を提供することにある。 ［０００５］ １課題を解決するための手段】 上記目的は、集積回路で構成される電子装置であって、
前記集積回路の１チップ上での素子の実装数を増加せし
め集積回路としての素子数当りの故障率を低減させるこ
とで、達成される。 ［０００６］

【作用】

ＬＳＩチップの信頼性は、内部の素子数に関わらない。 つまり素子数の多少にかかわらず略一定である。従って
、集積度を高め１チップ上に搭載する素子の実装数が増
大すればするほど、素子当りの信頼性は向上することに
なる。 ［０００７］

【実施例】

以下、本発明の好適な実施例を図面を参照して説明する
。 図１は、冗長化制御装置の中心である多数決制御回路６
の基本的な機能構成を示すブロック図で、基本機能を果
す２／３多数決論理回路６２の他に、不一致系検出回路
６３．外部信号による異常系の切替回路６１．２／３論
理回路６２の自己診断回路６５及び前記の不一致検出、
自己診断に際しであるマスク時間以上の連続エラーをラ
ッチするための諸回路を有している。このうち、切替回
路６１の実施例は図３に示されている。 同図において、各県は対称な回路構成となっており、例
えばＡ糸切替人力４１１がＯの時はナンバゲート６２４
出力は常に１、従ってインバータ６２７出力は常にＯで
あるから、Ａ系制御信号４０１はノアゲート６１１で反
転され、ノアゲート６３０で再反転される。即ちＡ糸切
替人力４１１がＯの時は制御信号４０１はそのまま信号
６０１として出力される。Ｂ、Ｃ系についてもこれは全
く同じで、続＜２７３多数決論理回路６２へ出力される
。次にＡ糸切替人力４１１が１の時は、ノアゲート６１
１出力は制御信号４０１の値如何に関係なく０となり、
ノアゲート６３０はインバータ６２７出力を反転する。 又切替人力４１１が１のためナントゲート６２４は設定
入力４００を反転する。従って切替人力４１１が１の時
を、常に設定入力４００の反転されたものがノアゲート
６３０出力となり、これがＡ未出力信号６０１とされる
。この性質もＢ、Ｃ系についても全く同様である。 ［０００８］ 図４は２／３多数決論理回路６２の構成を示すもので、
従来より公知の回路である。この回路では、３人力信号
のうち、少くとも２人力がＯの時はＯｌｌの時は１を多
数決出力信号４０４として出力する。従って、もし３人
力のうち不一致信号（１個だけ他と違う値となった信号
）があれば、これは後述する不一致系検出回路６３で検
出され、ラッチ回路６４を経て処理装置へ報告され、そ
れ以後処理装置からはその不一致系の切替信号４１１〜
４１３の１つ、例えば信号４１１を１とし、かつ設定入
力を１又はＯとする。もし設定入力が１とされた時は、
前述のようにその時の切替回路６１の対応する出力６０
１はＯとなるから、多数決論理回路６２の出力４０４は
他の制御信号の双方が１の時のみ１、他はＯとなり、つ
まり他の制御信号４０２．４０３のＡＮＤ出力をするこ
とになる。又もし、設定入力がＯとされた時、出力６０
１はｌとなり、出力４０４は制御信号４０２．４０３の
一方でもｌなら１、つまりＯＲ出力することになる。こ
のように、切替回路６１の役割は、処理装置系の１つが
異った時、残り２系統のＡＮＤ条件で出力するかＯＲ条
件で出力するかの制御を２／３多数決論理回路６２に対
して行う機能を有し、かつ異った系の制御信号出力をし
ゃ断するものである。 ［０００９］ 次に、不一致系検出回路６３は、Ａ系、Ｂ系、Ｃ系制御
信号６０１．６０２．６０３を相互比較して不一致系を
検出するもので、その構成は容易であるので省略する。 その検出した結果は、ラッチ回路６４に入力される。ラ
ッチ回路６４は、３系制御信号６０１〜６０３の非同期
等による瞬時の不一致も一時記憶するが、マスク時間設
定回路６８に設定されたマスク時間以上、不一致が連続
した場合にはじめて各系不一致出力信号として外部に出
力するために設けられており、この不一致出力信号は、
外部よりのリセット入力信号Ｒによりリセットされる。 次に２７３多数決論理回路６２の自己診断回路６５は、
Ａ系、Ｂ系、Ｃ系制御信号６０１６０２、６０３に対し
て２／３多数決論理回路６２が正常な多数決出力信号４
０４として出力しているか否かを診断するもので、自回
路内でも２／３多数決論理回路をもち、この結果を２７
３多数決論理回路６２の出力４０４との比較を行う。も
しその結果異常があれば、ラッチ回路６６により３系制
御信号の非同期等による瞬時の不一致をマスク時間によ
り、前述と同様に除去し、自己診断異常出力信号Ｆとし
て、処理装置等の外部へ出力する。また、この自己診断
異常出力信号Ｆは、外部よりのリセット入力信号Ｒによ
りリセットされる。 ［００１０］ マスク時間設定回路６８は、カウンタにより構成され、
外部から設定されたマスク時間Ｔをクロック発振回路６
７から出力されるクロックで減算してマスク時間Ｔ後に
マスク信号Ｍをオフとする。 以上は、多数決制御回路６の基本的な機能の説明である
が、本回路は、以下の実施例で述べるように、ｌチップ
ＬＳＩ化を図ることにより各回路を多重化して高信頼度
、高機能化することができる。 図５は、本発明の一実施例を示すもので、切替回路及び
２／３多数決論理回路を、切替回路６１ａ、　６１ｂ、
　６１ｃ及び２／３多数決論理回路６２ａ、　６２ｂ、
　６２ｃと３重化し、更にこれらの出力信号を２／３論
理回路 ６２ｄによって２７３多数決論理演算を行って、多数決
出力信号４０４を得るようにしたものである。本実施例
の回路構成は、１チップＬＳＩ化することができるため
、多数決制御回路６は、１個の部品で実現できることに
なり、切替回路の３重化は、システム信頼性を向上させ
る上で、極めて有効である。なお、図５に於ては、図１
で示した、Ａ系、Ｂ系、Ｃ系切替入力と設定入力を省略
しているが、切替回路６１ａ、　６１ｂ、　６１ｃ及び
２／３多数決論理回路６２ａ、　６２ｂ、　６２ｃの回
路構成と機能は、図１、図３及び図４で説明した内容と
同一である。 ［００１１］ 図６は、本発明の他の実施例を示したもので、その回路
構成は、前記した実施例とほぼ同一であるが、３重化さ
れた２／３多数決論理回路６２ａ、　６２ｂ、　６２ｃ
の出力信号を各々外部への系統独立多数決出力信号６０
２ａ、　６０２ｂ、　６０２ｃとして取り出すようにし
た点が異っている。これら４つの多数決出力信号４０４
．６０２ａ、　６０２ｂ、　６０２ｃの用途は以下のよ
うである。多数決出力信号４０４は、図５の実施例と同
様に、図２に示したドライバ回路７を通して多数決制御
信号１０４として制御対象８を制御するものである。一
方、３重化された２／３多数決論理回路６２ａ、　６２
ｂ、　６２ｃから直接出力された多数決制御信号６０２
ａ、　６０２ｂ、　６０２ｃは、例えば、図７に示すよ
うに、各々ドライバ回路７２ａ、　７２ｂ、　７２ｃを
通してリレーコイル’７３ａ、　７３ｂ、　７３ｃを駆
動し、その接点７３Ａ、　７３Ｂ、　７３Ｃにより２／
３多数決論理を構成して、最終的に多数決制御信号とし
て制御対象８ａを制御するものである。このように、多
数決制御回路６の１チップＬＳＩを図れば、不一致系の
切替機能を１個の部品に収納でき、しかも、同一部品の
まま切替回路６１を３重化して高信頼性化し、さらに、
このような機能を有しながら、２／３論理による多数決
出力信号を利用することもできるし、また外部リレーロ
ジックによる多数決出力回路を構成することもできる。 すなわち多数決制御回路６の１チップＬＳＩ化により、
切替機能を高信頼度で実現できるとともに、システムの
要求に応じて外部端子を自由に選択して、高信頼度の２
／３論理回路を実現できる。 ［００１２］ 以上、本発明の実施例を、図１の多数決制御回路６にお
ける切替回路６１と２７３多数決論理回路６２の多重化
の場合について示したが、他回路についても、同様に３
重化により高信頼化を図ることができる。すなわち、不
一致系検出機能の強化は、不一致検出回路６３と不一致
検出ラッチ回路６４の各々を３重化して、３重化した切
替回路の各々の出力信号を各々の不一致検出回路に入力
し、３つの不一致検出ラッチ回路よりの同一系の不一致
信号出力信号を新たに付加した各系用に１つずつの２７
３多数決論理回路に入力させれは実現できる。また、自
己診断機能の３重化は、同様に自己診断回路６５とラッ
チ回路を３重化して、３重化した自己診断異常出力ラッ
チ回路の自己診断異常出力信号を、新たに付加した２／
３多数決論理回路に入力させれば実現できる。さらに、
クロック発振回路６７とマスク時間設定回路６８も同様
に３重化し、これら各県の出力を、前記の３重化した不
一致検出ラッチ回路に各々独立に入力し、また３つの自
己診断異常出力ラッチ回路にも各々独立に入力すればよ
い。 ［００１３］

【発明の効果】

本発明によれば、電子装置のＬＳＩにおける集積度を更
に高めたので、実装効率や機能が高まると共に、故障率
が低減して信頼性が向上するという効果がある

【図面の簡単な説明】

【図１】 本発明の一実施例に係る制御装置の基本機能の説明図で
ある。

【図２】 従来の３重系制御システム構成説明図である。

【図３】 切替回路の実施例を示す図である。

【図４】 ２／３多数決論理回路の構成例を示す図である。

【図５】 本発明の別実施例を示す図である。

【図６】 本発明の別実施例を示す図である。

【図７】 図６の補足説明図である。

【符号の説明】

６　多数決制御回路 ６１、６１ａ、　６１ｂ、　６１ｃ　切替回路６２、６
２ａ、　６２ｂ、　６２ｃ、　６２ｄ　　２／３多数決
論理回路６３　　不一致検出回路 ６４、６６　　ラッチ回路 ６５　　自己診断回路 ６７　　クロック発振回路 ６８　　マスク時間設定回路 ４００　　設定信号 ４０１〜４０３　　制御信号 ４１１〜４１３　　切替信号 ４０４　　多数決制御信号

【書類芯】

【図１】

【図２】

【図３】

【図５】

【図６】

【図７】

Claims (1)

【特許請求の範囲】
1. 【請求項１】集積回路で構成される電子装置であって、
   前記集積回路の１チップ上での素子の実装数を増加せし
   め集積回路としての素子数当りの故障率を低減させたこ
   とを特徴とする電子装置。