JPS60195605A - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPS60195605A JPS60195605A JP5084284A JP5084284A JPS60195605A JP S60195605 A JPS60195605 A JP S60195605A JP 5084284 A JP5084284 A JP 5084284A JP 5084284 A JP5084284 A JP 5084284A JP S60195605 A JPS60195605 A JP S60195605A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- gate circuit
- output
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は多重化されたプロセス制御装置に関する。
［発明の技術的背景とその問題点］
原子力発電所のように社会的影響力の大きいプラントに
は極めて高い信頼性と安全性が要求される。従って、そ
こに用いられるプロセス制御装置も、装置内部に故障が
生じてもプロセス制御装置全体としての機能が損われな
いようにすることが重要であるにのため、そのプロセス
制御装置は２重化、３重化等の冗長構成がとられる。
は極めて高い信頼性と安全性が要求される。従って、そ
こに用いられるプロセス制御装置も、装置内部に故障が
生じてもプロセス制御装置全体としての機能が損われな
いようにすることが重要であるにのため、そのプロセス
制御装置は２重化、３重化等の冗長構成がとられる。
２重化構成によりこれを行なうためには、待機冗長系と
して構成し、２台の制御器のうち正常なものの出力を選
択して装置の出力とする必要がある。しかし、制御器の
異常、正常の判定は相当に複雑であり、困難が伴うこと
から、簡単な故障診断回路を設けるだけでは不十分な場
合が多い、このため、高信頼度が要求されるプロセス制
御装置では３重化構成とし、３台の制御器の出力をゲー
ト回路により多数決で選択して装置の出力とする方法が
適用されている。この３重化構成によれば、３台の制御
器のうち何れか２台が正常な限り、プロセス制御装置と
しての機能は維持さ九、高い信頼性が得られる。
して構成し、２台の制御器のうち正常なものの出力を選
択して装置の出力とする必要がある。しかし、制御器の
異常、正常の判定は相当に複雑であり、困難が伴うこと
から、簡単な故障診断回路を設けるだけでは不十分な場
合が多い、このため、高信頼度が要求されるプロセス制
御装置では３重化構成とし、３台の制御器の出力をゲー
ト回路により多数決で選択して装置の出力とする方法が
適用されている。この３重化構成によれば、３台の制御
器のうち何れか２台が正常な限り、プロセス制御装置と
しての機能は維持さ九、高い信頼性が得られる。
しかしながら、その高い信頼性を得るためには、前記３
台の制御器の出力を多数決で選択するゲート回路が正常
であることが大前提となる。従って。
台の制御器の出力を多数決で選択するゲート回路が正常
であることが大前提となる。従って。
そのゲート回路の信頼性が十分でないと、折角、制御器
を多重化しても無意味となり、却って信頼性を低下させ
ることになる。
を多重化しても無意味となり、却って信頼性を低下させ
ることになる。
［発明の目的］
本発明は簡単な構成で、極めて信頼性の高いプロセス制
御装置を提供することを目的とする。
御装置を提供することを目的とする。
［発明の概要］
このため、本発明は多重化された制御器の出力に選択す
るゲート回路も多重化すると共に、そのゲート回路と同
機能の参照ゲート回路を設け、この参照ゲート回路の出
力と上記ゲート回路の出力とをそれぞれ比較することに
より、ゲート回路の故障を監視し、正常なゲート回路の
出力を装置の出力とするようにしたことを特徴としてい
る。
るゲート回路も多重化すると共に、そのゲート回路と同
機能の参照ゲート回路を設け、この参照ゲート回路の出
力と上記ゲート回路の出力とをそれぞれ比較することに
より、ゲート回路の故障を監視し、正常なゲート回路の
出力を装置の出力とするようにしたことを特徴としてい
る。
［発明の実施例］
以下、本発明を３重化プロセス制御装置に適用した場合
を例にとって、その実施例を図面を参照して説明する。
を例にとって、その実施例を図面を参照して説明する。
図面は本発明の一実施例に係るプロセス制御装置の構成
図を示したもので、１は制御対象であるプロセス、２Ａ
〜２Ｃはプロセスｌを制御するための３重化された制御
器、３は制御器２Ａ〜２Ｃの１つを選択してプロセス１
に出力するための冗長ゲート回路部である。
図を示したもので、１は制御対象であるプロセス、２Ａ
〜２Ｃはプロセスｌを制御するための３重化された制御
器、３は制御器２Ａ〜２Ｃの１つを選択してプロセス１
に出力するための冗長ゲート回路部である。
この冗長ゲート回路部３は、２台の実ゲート回路４Ａ、
４Ｂと、１台の参照用ゲート回路５と、出力切替回路６
とからなる。
４Ｂと、１台の参照用ゲート回路５と、出力切替回路６
とからなる。
上記実ゲート回路４Ａ、４Ｂは、制御器２Ａ〜２Ｃがア
ナログ制御器の場合は中間値選択回路であり、ディジタ
ル制御器の場合は多数決論理回路となる。また、参照用
ゲート回路５は実ゲート回路４Ａ、４Ｂと同一機能を有
するものである。
ナログ制御器の場合は中間値選択回路であり、ディジタ
ル制御器の場合は多数決論理回路となる。また、参照用
ゲート回路５は実ゲート回路４Ａ、４Ｂと同一機能を有
するものである。
一方、出力切替回路６は実ゲート回路４Ａ、４Ｂと参照
用ゲート回路５との出力を洟！し、その差が許容偏差以
内のとき′０″、その差が許容偏差を越えるとき“１″
を出力する２台の比較回路７Ａおよび７Ｂと。
用ゲート回路５との出力を洟！し、その差が許容偏差以
内のとき′０″、その差が許容偏差を越えるとき“１″
を出力する２台の比較回路７Ａおよび７Ｂと。
比較回路７Ａ 、 ７Ｂの出力を受け比較回路７Ａ 、
７Ｂの何れか一方の出力が１１１１＋のとき、出力が
１７０１１側の実ゲート回路（４Ａ、４Ｂの何れか一方
）の出力を選択するが。
７Ｂの何れか一方の出力が１１１１＋のとき、出力が
１７０１１側の実ゲート回路（４Ａ、４Ｂの何れか一方
）の出力を選択するが。
常に実ゲート回路４Ａまたは４Ｂの何れかの出力がプロ
セス制御装置出力として選択されるよう構成されたイン
バータ素子８ 、 ＡＮＤ素子９およびリレー回路１０
とから構成される。尚、リレー回路１０はＡＮＤ素子９
がｒｒ Ｏｒｒを出力するとき励磁の状態となる。
セス制御装置出力として選択されるよう構成されたイン
バータ素子８ 、 ＡＮＤ素子９およびリレー回路１０
とから構成される。尚、リレー回路１０はＡＮＤ素子９
がｒｒ Ｏｒｒを出力するとき励磁の状態となる。
以上の構成で、実ゲート回路４Ａ 、 ４Ｂおよび参照
用ゲート回路５の何れにも故障がないとき、比較回路？
Ａ 、 ７Ｂの入力はそれぞれ一致し、その出力は１１
０ ＩＩとなる。これにより、出力切替回路６は、ＡＮ
Ｄ素子９の一方の入力が′０″となることからそれに連
なるリレー回路１０が励磁状態となり、実ゲート回路４
Ａの出力が選択されることとなる。すなわち、正常時は
実ゲート回路４Ａによって多重化プロセス制御装置の機
能が果され、制御器２Ａ〜２Ｃのいずれか１台に故障が
生じても、制御信号ａ、ｂ、ｃのうち正常な信号がプロ
セス１に出力される。
用ゲート回路５の何れにも故障がないとき、比較回路？
Ａ 、 ７Ｂの入力はそれぞれ一致し、その出力は１１
０ ＩＩとなる。これにより、出力切替回路６は、ＡＮ
Ｄ素子９の一方の入力が′０″となることからそれに連
なるリレー回路１０が励磁状態となり、実ゲート回路４
Ａの出力が選択されることとなる。すなわち、正常時は
実ゲート回路４Ａによって多重化プロセス制御装置の機
能が果され、制御器２Ａ〜２Ｃのいずれか１台に故障が
生じても、制御信号ａ、ｂ、ｃのうち正常な信号がプロ
セス１に出力される。
一方、冗長ゲート回路部３の故障としては、実ゲート回
路４Ａの故障、実ゲート回路４Ｂの故障、参照用ゲート
回路５の故障および出力切替回路６の故障が考えられる
。
路４Ａの故障、実ゲート回路４Ｂの故障、参照用ゲート
回路５の故障および出力切替回路６の故障が考えられる
。
実ゲート回路４Ａに故障が生じた場合、比較回路７Ａの
出力が′１″となり、ＡＮＤ素子９の一方の入力はｒｒ
１ ｕとなる。このとき実ゲート回路４Ｂが正常であ
れば、比較回路７Ｂの出力はｉｔ Ｏｕのままであり、
インバータ素子８を介してＡＮＤ素子９のもう一方の入
力もＩＩ Ｉ １１となる。このため、リレー回路１０
は無励磁状態となり、正常な実ゲート回路４Ｂの出力が
選択されることとなって、プロセス制御装置は正常に運
転を継続する。
出力が′１″となり、ＡＮＤ素子９の一方の入力はｒｒ
１ ｕとなる。このとき実ゲート回路４Ｂが正常であ
れば、比較回路７Ｂの出力はｉｔ Ｏｕのままであり、
インバータ素子８を介してＡＮＤ素子９のもう一方の入
力もＩＩ Ｉ １１となる。このため、リレー回路１０
は無励磁状態となり、正常な実ゲート回路４Ｂの出力が
選択されることとなって、プロセス制御装置は正常に運
転を継続する。
実ゲート回路４Ｂに故障が生じた場合には、実ゲート回
路４Ａの出力が選択される必要があるが、実ゲート回路
４Ａが正常である限り、比較回路７Ａの出力は１１０１
′であり、ＡＮＤ素子９の出力が１１０′７となること
かにリレー回路９は励磁状態を維持し、この条件は満た
される。
路４Ａの出力が選択される必要があるが、実ゲート回路
４Ａが正常である限り、比較回路７Ａの出力は１１０１
′であり、ＡＮＤ素子９の出力が１１０′７となること
かにリレー回路９は励磁状態を維持し、この条件は満た
される。
以上の動作は参照用ゲート回路５が正常であることを前
提とするが、参照用ゲート回路５が故障した場合には、
比較回路７Ａ 、 ７Ｂの面出力が１１１ Ｈとなって
リレー回路１０が励磁状態となり、実ゲート回路４Ａの
出力がプロセス制御装置出力として選択される。すなわ
ち、万一参照用ゲート回路５が故障してもプロセス側に
外乱を及ぼすことはない。
提とするが、参照用ゲート回路５が故障した場合には、
比較回路７Ａ 、 ７Ｂの面出力が１１１ Ｈとなって
リレー回路１０が励磁状態となり、実ゲート回路４Ａの
出力がプロセス制御装置出力として選択される。すなわ
ち、万一参照用ゲート回路５が故障してもプロセス側に
外乱を及ぼすことはない。
出力切替回路６に故障が生ずると、実ゲート回路４Ａ、
４Ｂの何れの出力が選択されるかの保証がなくなるが、
実ゲート回路４Ａ、４Ｂが正常である限り、何れの出力
がプロセス１へ出力されても問題はない。
４Ｂの何れの出力が選択されるかの保証がなくなるが、
実ゲート回路４Ａ、４Ｂが正常である限り、何れの出力
がプロセス１へ出力されても問題はない。
このように、実ゲート回路４Ａ、４Ｂ、参照用ゲート回
路５、出力切替回路６のいずれか１個所に故障が生じて
も常に正しい実ゲート回路出力を選択してプロセスｌに
出力することができる。また、この場合、冗長ゲート回
路部３は３台のゲート回路と２台の比較回路およびこれ
に付随する若干の論理素子、リレー回路で構成できる。
路５、出力切替回路６のいずれか１個所に故障が生じて
も常に正しい実ゲート回路出力を選択してプロセスｌに
出力することができる。また、この場合、冗長ゲート回
路部３は３台のゲート回路と２台の比較回路およびこれ
に付随する若干の論理素子、リレー回路で構成できる。
従って、使用素子数が少なく、製造も簡単で、低価格、
高信頼性のプロセス制御装置が得られる。
高信頼性のプロセス制御装置が得られる。
尚、上記実施例では３重化プロセス制御装置を例にとっ
て説明したが、本発明はこれに限らず、４重化等更に冗
長度の高い多重化プロセス制御装置にも適用し得ること
は当然のことである。
て説明したが、本発明はこれに限らず、４重化等更に冗
長度の高い多重化プロセス制御装置にも適用し得ること
は当然のことである。
また、上記実施例における実ゲート回路も２重化のみに
限らず、３重化、４重化等更に冗長度を高くして構成し
、順番に切替えて行く構成とすることもできる。また、
比較回路での不一致検出後。
限らず、３重化、４重化等更に冗長度を高くして構成し
、順番に切替えて行く構成とすることもできる。また、
比較回路での不一致検出後。
それを外部に引出し警報することで、故障の発生を告知
し得るようにすることも可能であり、２台の比較回路の
出力状態の一致、不一致を検出し、何れのゲート回路が
故障しているかを告知するよう構成することもできる。
し得るようにすることも可能であり、２台の比較回路の
出力状態の一致、不一致を検出し、何れのゲート回路が
故障しているかを告知するよう構成することもできる。
また、上記実施例における出力切替回路６はリレー回路
を用いて構成したが、これを半導体回路等で構成して良
いことは言う迄もない。
を用いて構成したが、これを半導体回路等で構成して良
いことは言う迄もない。
［発明の効果］
以上のように本発明によれば、制御器のみならず、ゲー
ト回路も冗長化すると共に、その冗長化ゲート回路の故
障検出および切替を参照用ゲート回路を用いた単純な比
較により実現したので、簡単な構成で極めて高い信頼性
のプロセス制御装置が得られることとなる。
ト回路も冗長化すると共に、その冗長化ゲート回路の故
障検出および切替を参照用ゲート回路を用いた単純な比
較により実現したので、簡単な構成で極めて高い信頼性
のプロセス制御装置が得られることとなる。
図面は本発明の一実施例に係るプロセス制御装置の構成
図である。 １・・・プロセス、２＾〜２Ｃ・・・制御器、３・・・
冗長ゲート回路部、４Ａ、４Ｂ・・・実ゲート回路、５
・・・参照用ゲート回路、６・・・出力切替回路、７Ａ
、７Ｂ・・・比較回路、８・・・インバータ素子、９・
・・ＡＮＤ素子。 ｌＯ・・・ リレー回路。
図である。 １・・・プロセス、２＾〜２Ｃ・・・制御器、３・・・
冗長ゲート回路部、４Ａ、４Ｂ・・・実ゲート回路、５
・・・参照用ゲート回路、６・・・出力切替回路、７Ａ
、７Ｂ・・・比較回路、８・・・インバータ素子、９・
・・ＡＮＤ素子。 ｌＯ・・・ リレー回路。
Claims (1)
- 多重化された制御器と、これら制御器からの出力信号の
内糸数である値を選択する複数のゲート回路と、これら
ゲート回路と機能的に等価な参照用ゲート回路と、この
参照用ゲート回路出力と前記複数のゲート回路出力とを
それぞれ比較することにより正常なゲート回路を選択し
て出力する出力切替回路とを備えていることを特徴とす
るプロセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084284A JPS60195605A (ja) | 1984-03-19 | 1984-03-19 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084284A JPS60195605A (ja) | 1984-03-19 | 1984-03-19 | プロセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60195605A true JPS60195605A (ja) | 1985-10-04 |
Family
ID=12869990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5084284A Pending JPS60195605A (ja) | 1984-03-19 | 1984-03-19 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60195605A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03164901A (ja) * | 1989-11-24 | 1991-07-16 | Mitsubishi Electric Corp | 二重系切換装置 |
-
1984
- 1984-03-19 JP JP5084284A patent/JPS60195605A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03164901A (ja) * | 1989-11-24 | 1991-07-16 | Mitsubishi Electric Corp | 二重系切換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868826A (en) | Fault-tolerant output circuits | |
| CN215416351U (zh) | 一种可容错冗余控制装置 | |
| JPH0549190B2 (ja) | ||
| US5613064A (en) | Output network for a fault tolerant control system | |
| JP2002354825A (ja) | 電力変換装置 | |
| JPS60195605A (ja) | プロセス制御装置 | |
| JPH0473162B2 (ja) | ||
| JPH0554079B2 (ja) | ||
| JPS60191339A (ja) | 冗長化デイジタル式制御装置 | |
| JP2885575B2 (ja) | 補助リレー駆動回路 | |
| JPH09223444A (ja) | 補助リレー駆動回路 | |
| US4185277A (en) | Trip alarm circuit | |
| JPS62206602A (ja) | 多重化検出器をもつた制御装置 | |
| SU1691819A1 (ru) | Устройство дл диагностировани радиоэлектронных объектов | |
| JPS6123205A (ja) | プロセス制御装置 | |
| JP2970164B2 (ja) | 切替回路 | |
| JPS60205706A (ja) | プロセス制御装置 | |
| JPH03244001A (ja) | ３重化制御装置 | |
| JPS6249808B2 (ja) | ||
| JPS62295102A (ja) | 多重化コントロ−ラ用出力選別論理回路 | |
| JP2716783B2 (ja) | 監視制御装置 | |
| JPS6145241B2 (ja) | ||
| JPH0380303A (ja) | 二重化装置 | |
| HU190478B (en) | Circuit arrangement for displaying failure of apparatuses by localization of fault ensuing at first | |
| JPS61112201A (ja) | プロセス制御装置 |