JPS61112201A

JPS61112201A - プロセス制御装置

Info

Publication number: JPS61112201A
Application number: JP23332384A
Authority: JP
Inventors: Toshiharu Kuniyoshi; 国吉　俊治
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-11-07
Filing date: 1984-11-07
Publication date: 1986-05-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明はプロセスの状態を制御する３重化されたプロセ
ス制御装置に関する。

［発明の技術的背景コ原子力発電所等の高い信頼性、安全性が要求されるプロ
セスの制御には、近年、プロセス制御装置を２重化、３
重化の冗長構成とし、装置の信頼仕度を向上させる手法
がとられることが多くなってきている。この多重化の方
法としては、常用系と待機系とを設け、常用系が故障の
場合に待機系を用いる方法と、常時複数台の制御装置を
動作させ、それらの制御装置出力の中から最も確からし
い出力を多数決原理により選んで制御を行なう方法とが
知られている。

一般に前者の方法には、装置の故障を検出する故障検出
回路が不可能である。また、常用系から待機系への切換
えは故障検出回路により故障が検出された場合に行なわ
れるために、故障検出回路により検出できないような故
障が発生した場合には切換動作が行なわれず、その結果
、プロセス制御が異常と゛なる。また、故障検出回路の
故障検出能力を高める程、故障検出回路自体が複雑とな
り、故障検出回路自体の故障が問題となる。更には。

制御装置の全ての故障を検出することは困難であるとい
った不具合がある。

一方、後者の方法は多数決的判定を行なうために最低３
台の制御装置が必要であるが故障検出回路は不要である
。また、多数決的判定を行なう回路は中間値選択等非常
に単純な機能で構成できる。

更に、１台の制御装置にどのような故障が発生したとし
ても、プロセス制御を正常に維持することが可能である
といった利点も得られる。　　　゛このために、原子力
発電所等、特に高い信頼性が要求されるプロセスの制御
には後者の方法による制御装置が用いられている場合が
多い。

第１図は上記後者の方法による３重化されたプロセス制
御装置１０の従来例を示したものである。制御器ＩＡ、
ＩＢ、ＩＣの制御器出力信号Ｓａ、Ｓｂ、Ｓｃはそれぞ
れ選択回路２へ入力される。この選択回路２は、例えば
中間値選択等による多数決的判定を行ない。

プロセス制御装置出力信号Ｓをプロセス３へ出力する回
路である。

この構成で、３重化されたプロセス制御装置１０の１つ
の系である制御器ＩＡが故障したと考える。

その結果、制御器出力信号Ｓｂ、Ｓｃは正常であるが、
制御器ＩＡが故障したことからＳａが異常となる。しか
しながら、選択回路２によりプロセス制御装置１０の出
力信号Ｓは、多数決的判定により、正常な制御器出力信
号ｓｂあるいはＳｃが選択され、プロセス制御装置は正
常な制御を継続することが可能となる。

ここで、１重化プロセス制御装置即ち制御器ＬＡ。

１Ｂ、ＩＣ１個の平均故障時間（ＭＴＢＦ　：　Ｍｅａ
ｎ　ＴｉｍｅＢｅｔｗｅｅｎ　Ｆａｉｌｕｒｅ　、即ち
、ある故障が起きてから次の故障が起こるまでの平均時
間）を１００００時間。

平均修復時間（ＭＴＴＲ：　Ｍｅａｎ　Ｔｉｌｌ１ｅ　
Ｔｏ　Ｒｅｐａｉｒ　、即ち、故障が起きてから修復す
るまでの平均時間）　　　　　　１を５０時間とすれば
、制御器の稼働率Ｐａ１はＭＴＢＦ　　　　１００００
　　。

Ｐａ’　”　ＭＴＢＦ　＋　ＭＴＴＲ”　１００００　
＋５０　”　”９９”°−−−−°（１）となる。また
、これを３重化したときの稼働率ｐｂはＰｂ＝Ｐａ１３＋３（１−Ｐａｔ）・Ｐａ１２＝０．９
９５３＋３・（１−０，９９５）・０．９９５”絢０．
９９９９２５　　　　　　　　　　　　　　　　　・・
・・・・（２）となり、３重化したときの平均故障時間
ＭＴＢＦ：］はＭ　Ｔ　ｓ　Ｆ、　＝Ｐ　ｂ　Ｘ　Ｍ　
Ｔ“＝１””０１“判６６６１７・・・（３）１−Ｐｂ
　　　１−０．９９９９２５となる。従って、制御器１個のときのＭＴＢＦ１００Ｏ
Ｏ時間に対して、同一制御器を３重化することによって
ＭＴＢＦは約６７００００時間となり、１重化のときの
約６７倍にもなる。

［背景技術の問題点コしかしながら、上記従来例においては、３重化プロセス
制御装置１０の内、■系列の制御器が故障したときにお
いてもプロセス制御装置１０の出力信号Ｓが正常である
ための目的で設けている選択回路２は１重化である。こ
の結果、３重化プロセス制御装置１０の稼働率Ｐは、選
択回路２の稼働率をＰａｚとすると。

Ｐ　＝　（Ｐａ１＋　３（１−Ｐａｔ）Ｐｔｔ２）Ｐａ
ｚ　　　　　−・・・（４）となり、選択回路２のＭＴ
ＢＦ、ＭＴＴＲでほぼ決定されることになる。

このように、従来のプロセス制御装置においては、折角
制御器を多重化しても選択回路２が１重化だったために
、多重化プロセス制御装置全体の稼働率の向上につなが
らない問題点があった。また、だからといって選択回路
を多重化しようとすれば、どのような構成で多重化すれ
ば最終的に高信頼性のプロセス制御出力が得られるか、
簡単には解決できない問題点があった。

［発明の目的コ本発明は選択回路をうまく組み合せることにより３重化
し、信頼性の高いプロセス制御装置を提供することを目
的とする。

［発明の概要］このため、本発明は３個の制御器に対応する３個の選択
回路を設けて順次選択回路出力を次の選択回路入力とし
１次の選択回路で前の選択回路出力が選択されているか
否かにより前の選択回路の正常、異常を監視し、それに
よって選択回路出力を切り換え、正常な選択回路からの
出力信号を制御装置出力として出力するようにしたこと
を特徴としている。

［発明の実施例］第１図は本発明の一実施例に係るプロセス制御装置の構
成図を示したものである６図において、制御器ＩＡ、Ｉ
Ｂ、Ｉｃは、それぞれ制御器出力信号Ｓａ。

Ｓｂ　、　Ｓｃを出力する３重化された装置である。選
択回路２Ａは制御器出力信号Ｓａ、Ｓｂ、Ｓｃを入力と
し、そのうちの中間値を示す信号を選択して選択回路出
力信号Ｓ１として出力する回路である。選択回路２Ｂは
制御器出力信号Ｓｂ、Ｓｃおよび選択回路出力信号Ｓ１
を入力し、中間値を示す信号を選択して選択回路出力信
号Ｓ２として出力すると同時に、その出力信号Ｓ２とし
て選択回路２Ａの出力信号Ｓ１を選択したか否かに応じ
て、信号Ｓ１を選択した場合は切換器Ｔ２の接点ａ、ｂ
を図示反対方向に切り換える回路である。同様に選択回
路２Ｃは出力信号Ｓｃ　、　Ｓａおよび出力信号Ｓ２を
入力し、出力信号Ｓ３を出力すると同時に、その出力信
号Ｓ３として選択回路２Ｂの出力信号Ｓｚを選択したか
否かを判断して、信号Ｓ２を選択した場合には切換器Ｔ
１の接点ａ、ｂを図示反対方向に切り換える回路である
。プロセス３は上記切換器Ｔｘ、Ｔｚを介して最終的に
出力されるプロセス制御装置１０からの信号Ｓにより制
御される制御対象である。

以上の構成で、制御器ＩＡ、ＩＢ、ＩＣが正常であれば
、その出力信号は殆ど等しく、Ｓａ　”ｔ　Ｓｂ　−ｒ
　Ｓｃ　＃　Ｓｏである。また、故障は同時に２個所以
上発生しないものとする。プロセス制御装置１０が全て
正常であれば１選択回路２Ａ　、　２Ｂ　、　２Ｇ　ノ
出力信号ＳＲ，Ｓ２．Ｓ３は全てＳｏとなり、切換器Ｔ
１およびＴ２の状態に関係なくＳ。

がプロセス制御装置１０の出力信号Ｓとなる。

この状態で制御器ＩＡ、１Ｂ、ＩＣの内、Ｉ系列の制御
器が異常となっても１選択回路２Ａ、２Ｂ、２Ｃへの２
人力信号はほぼ一致しているため、それらの出力信号Ｓ
ｔ、Ｓ２，５３はＳｏで変わらない。従って、最終出力
信号Ｓも変わらず制御器の異常による影響はプロ　　　
　　　１゛瓢セス３には及ばない。

次に１選択回路２Ａ　、　２Ｂ　、　２Ｃのいずれか、
例えば選択回路２Ａが異常となり、出力信号Ｓ１が異常
となった場合を考える。選択回路２Ｂの入力は選択回路
２人の出力信号Ｓ１と、制御器出力Ｓｂ＃Ｓｏと、制御
器出力Ｓａ勾Ｓｏであり、選択回路２Ｂの出力信号とし
てはＳａが選択される１選択回路２Ｂにおいて、制御器
出力信号Ｓ１は選択されていないために、切換器Ｔ２は
ａ接点間となり、選択回路２Ａの出力信号Ｓ１はプロセ
ス制御装置出力信号Ｓとして採用されない。一方、選択
回路２Ｃの出力信号はＳｏであるために、切換器Ｔ１に
関係なく、プロセス制御装置出力信号ＳとしてＳｏが出
力される。また、選択回路２Ｂあるいは選択回路２Ｃが
異常となり、出力信号Ｓ２あるいは出力信号Ｓ３が異常
となった場合でも、プロセス制御装置出力信号Ｓとして
ＳＬ＋が出力される。即ち、選択回路２Ａ、２８．２Ｃ
の内、１系列の選択回路が異常となっても、プロセス制
御には異常を与えない。

これにより、プロセス制御装置１０内は選択回路を含め
て３重化さ′れたことになり、前記従来例に比べてその
信頼性は飛躍的に向上する。

第２図は上述した選択回路２Ａ、２Ｂ、２Ｃの１つの具
体例を示したもので、その１つの選択回路２（選択回路
２Ａ　、　２Ｂ　、　２Ｃは同様に構成されているため
その１つを代表して符号２で表わす）は、入力信号Ａ、
Ｂ、Ｃのうち異なる２組ずつを入力し、そのうち低値の
信号Ａ１．Ｂｔ、Ｃｔを出力する３つの低値優先回路（
ＬＶＧ）２１Ａ、２１Ｂ、２１Ｇと、その出力信号Ａｔ
、Ｂｔ、Ｃｚを入力し。

そのうち最も高値の信号を出力する高値優先回路（ＨＶ
Ｇ）　２２とから構成されている。

この構成で、３つの入力信号の大小関係をＡ＞Ｂ〉Ｃと
すると、低値優先回路（ＬＶＧ）　２１Ａでは信号Ｂ。

低値優先回路（ＬＶＧ）２１８．２ＩＣでは信号Ｃがそ
れぞれ選択される。これらの信号Ｂ、Ｃ，Ｃが信号Ａｔ
、Ｂｌ、Ｃ１として高値優先回路（ＨＶＧ）　２２に入
力する結果、選択回路２からはその中間値ＭＩＤ（Ａ、
Ｂ、Ｃ）をもつ信号Ｂが選択されて出力される。

このとき、選択回路２Ｂ　、　２Ｃではどの信号が選択
されて出力されているか弁別する必要があり、そのため
、低値優先回路２１（低値優先回路２１Ａ、２１１１１
゜２ＩＣは同様に構成されるためその１つを代表して符
号２１で表わす）は第３図に示すように構成される。

即ち、低値優先回路２１は、２つの演算増幅器２１１Ａ
。

２１１Ｂとの出力がそれぞれ２つのダイオード２１２Ａ
。

２１２Ｂを介して結合され、更にその出力が演算増幅器
２１３を介して低値優先回路２１の出力信号として取り
出されるように構成されると共に、２つの入力信号Ａ、
Ｂのうちどの信号が選択されているか検出する比較回路
２１４Ａ、２１４Ｂがそれぞれ演算増幅器２１１Ａ、２
１１Ｂの出力端に接続されて成る。なお、図中Ｒは抵抗
を示す。

従って、Ａ＞８なる信号Ａ、Ｂが入力すると、低値の方
即ち信号Ｂ側がバランスしてダイオード２１２Ｂの出力
端電圧が入力信号Ｂに一致する一方、演算増幅器２１１
Ａは正の入力偏差信号を反転増幅して長側に飽和し、演
算増幅器２１．　Ｉ　Ａの出力端電圧は負の飽和電圧と
なる。これらの電圧をそれぞれ比較回路２１４Ｂ、２１
．４Ａに入力し、負の飽和電圧に近いスレッシュ電圧と
比較することにより、「し」レベルのＡ選択信号、「旧
レベルの８選択信号が得られる。

このようにして、演算増幅器２１３から入力信号Ｂが低
値優先回路（ＬＶＧ）２１の出力として得られると共に
、低値優先回路（ＬＶＧ）２１で信号Ｂが選択されてい
るこを示す「Ｈ」レベルのＢ選択信号が得られる。

一方、高値優先回路（ＨＶＧ）２２は第４図に示すよう
に、低値優先回路（ＬＶＧ）２１Ａ、２１Ｂ、２１Ｇか
らの３つの出力信号Ａ　１　＋　Ｂ　１１　Ｃ１を入力
する３つの演算増幅器２２１Ａ、２２１８．２２１Ｃと
、その出力端に第３図の場合と逆向きに接続されるダイ
オード２２２Ａ　、　２２２Ｂ　、　２２２Ｃと、各ダ
イオードの出力端を結合して入力端とする演算増幅器２
２３と、各演算増幅器２２１Ａ、２２１Ｂ、２２１Ｃの
出力端に接続される比較回路２２４Ａ　、　２２４Ｂ　
、　２２４Ｃとから構成される。なお、図中、Ｒは抵抗
を示す。

この構成で、３つの信号ＡＸ、Ｂｌ、（７１のうち最も
高値の信号が入力する演算増幅器がバランスし、残り２
つの増幅器は負の入力偏差信号を反転増幅して正側に飽
和する。一方、各比較回路２２４Ａ、２２４Ｂ。

２２４Ｃでは各増幅器２２１Ａ、２２１Ｂ、２２１Ｇの
出力端電圧と、正の飽和電圧に近いスレッシュ電圧とを
比較してｒｌ（Ｊ、　ｒＬＪ、のＡ１．Ｂ５Ｃｔ各選択
信号を出力する。　　　　　　　　１このようにして、
演算増幅器２２３からは入力信号＾ｘ、Ｉｈ、Ｃｔのう
ち最も高値を示す信号が高値優先回路（ＨＶＧ）２２の
出力として得られると共に、その信号が選択されている
ことを示す「旧レベルのＡ１又はＢ１又はＣ１選択信号
が得られる。

以上に説明した選択回路２における各低値優先回路（Ｌ
ＶＧ）２１Ａ、２１Ｂ、２１Ｃカら得られる各選択信号
オよび高値優先回路（ＨＶＧ）２２から得られる各選択
信号を第５図に示すように、ＡＮＤ回路４１、ＯＲ回路
４２で構成される選択信号判定回路４に入力することに
より選択回路２に入力する信号Ａ、Ｂ、Ｃのうちどの信
号が選択されて出力されているかを示すへ選択信号ＡＳ
、　Ｂ選択信号ＢＳ、Ｃ選択信号Ｃ３が得られる。

例えば、前述したようにＡ＞Ｂ＞Ｃなる信号が選択回路
２に入力すれば、低値優先回路（ＬＶ（Ｅ）２１Ａでは
信号Ｂが選択され信号Ａ１として出力されると共に、第
５図のＢ選択信号が「Ｈ」となる。低値優先回路（ＬＶ
Ｇ）２１Ｂでは信号Ｃが選択されて信号Ｂ１として出力
されると共に、Ｃ選択信号が「ト１」となる。低値優先
回路（ＬＶＧ）２１Ｃでも信号Ｃが選択されて信号Ｃ１
として出力されると共に、Ｃ選択信号が「旧どなる。

次にこれらの信号Ａｔ、Ｂｌ、ＣＩを入力する高値優先
回路（ＨＶＧ）２２では信号Ａ１が選択されて出力され
ると共に、　Ａｘ選択信号がｒｌ（Ｊとなる。従って、
これらの選択信号を入力する選択信号判定回路４では、
Ａ１選択信号が「旧、Ｂ選択信号が「Ｈ」であることか
ら８選択信号ＡＳがｒＨＪとなり、選択回路２において
入力信号Ｂが選択されていることが検出できる。

このときＣ選択信号もｒＨＪとなるが、　８１選択信号
、Ｃ１選択信号が共にｒＬＪのため無関係となる。

このように本実施例においては、選択回路の出力信号を
比較して診断を行なう特別の回路は必要なく、その点に
おいてもプロセス制御装置の稼働率を向上させることが
可能となる。

尚、上記実施例では、切換器Ｔ１の条件に゛’５ｚｉｌ
択″′の条件を用いているが、′″Ｓ２不選択″を用い
てＴｌのａ接点をｂ接点に、また、ｂ接点をａ接点に変
更することによっても本発明を実施できる。さらに、″
Ｓ１選択選択性の代わりに″Ｓ１不選択″の条件を用い
て切換器Ｔ２のａ接点をｂ接点に、また、ｂ接点をａ接
点に変更することによっても本発明を実施できる。

［発明の効果］以上のように、本発明によれば、３重化された制御器の
系列に異常が発生しても、あるいは３個の選択回路の１
個に異常が発生した場合でも、プロセス制御にはなんら
影響を与えることはなく、制御を継続することができ、
プロセス制御装置の信頼性を向上させることができる。

また、選択回路の異常を検出する場合も、特別な自己診
断回路は必要なく、その意味からも信頼性の極めて高い
プロセス制御装置が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロセス制御装置のブ
ロック構成図、第２図は第１図の選択回路の詳細図、第
３図は第２図の低値優先回路（ＬＶＧ）の詳細図、第４
図は第２図の高優先回路（ＨＶＧ）の詳細図、第５図は
第１図の選択回路で選択されている信号を検出する選択
信号判定回路図、第６図は従来のプロセス制御装置のブ
ロック図である。ＬＡ、１Ｂ、ＩＣ・・制御器、２，２Ａ、２Ｂ、２Ｃ・
・・選択回路、３・・・プロセス、４・・選択信号判定
回路、１０・・・プロセス制御装置、２１，２１Ａ、２
１Ｂ、２１Ｃ＝−低値優先回路（ＬＶＧ）２２・・・高
値優先回路（ＨＶＧ）、Ｔ１．Ｔｚ・・・切換器。代理人　弁理士　　紋　日　　誠、゛！第２図第３図、２２１第４図２．２第５図

Claims

【特許請求の範囲】

３重化された第１、第２、第３の制御器と、これら第１
、第２、第３の制御器からの出力信号を入力し、中間値
を示す信号を選択して出力する第１の選択回路と、この
第１の選択回路の出力と前記第２、第３の制御器出力と
を入力して中間値を示す信号を選択して出力する第２の
選択回路と、この第２の選択回路の出力と前記第３、第
１の制御器出力とを入力して中間値を示す信号を選択し
て出力する第３の選択回路と、この第３の選択回路が前
記第２の選択回路出力を選択しているか否かに応じて前
記第２又は第３の選択回路出力を選択出力する第１の切
換器と、前記第２の選択回路が前記第１の選択回路出力
を選択しているか否かに応じて前記第１の選択回路出力
又は前記第１の切換器出力を選択出力する第２の切換器
とを備えてなることを特徴とするプロセス制御装置。