KR0161133B1 - 이중화제어회로 - Google Patents

이중화제어회로 Download PDF

Info

Publication number
KR0161133B1
KR0161133B1 KR1019950060958A KR19950060958A KR0161133B1 KR 0161133 B1 KR0161133 B1 KR 0161133B1 KR 1019950060958 A KR1019950060958 A KR 1019950060958A KR 19950060958 A KR19950060958 A KR 19950060958A KR 0161133 B1 KR0161133 B1 KR 0161133B1
Authority
KR
South Korea
Prior art keywords
signal
redundancy
recognition signal
recognition
control circuit
Prior art date
Application number
KR1019950060958A
Other languages
English (en)
Other versions
KR970058121A (ko
Inventor
정병호
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019950060958A priority Critical patent/KR0161133B1/ko
Publication of KR970058121A publication Critical patent/KR970058121A/ko
Application granted granted Critical
Publication of KR0161133B1 publication Critical patent/KR0161133B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles

Abstract

본 이중화제어회로는 이중화인식신호 결정 및 제어처리를 간소화하고, 이중화인식신호 결정시 액티브상태로 설정될 이중화제어회로가 반드시 정상상태일 때에만 설정이 가능하도록 하는 것으로써, 본 회로는 2장치중 상대측 장치로부터 전송되는 이중화 인식신호(REACT*)자신의 장치의 이중화인식신호(LACT*)의 논리상태를 제어하기 위한 신호(REACNT*), 상대측 장치의 알람상태신호(REALM)를 입력신호로 하고 상대측 장치로부터 제공되는 전원공급상태신호(RPWRALM)에 의하여 입력신호들에 수신여부가 제어되는 이중화신호 입력버퍼;자신의 장치내에서 제공되는 리세트신호(RESET) 및 클럭신호(CLOCK)에 동기되어 이중화신호 입력버퍼를 통해 전송되는 이중화인식신호(RACT*), 제어신호(RACNT*) 및 알람상태신호 (RALM)와 자신의 이중화인식신호(LACT*)를 발생하기 위한 이중화인식신호 발생부를 포함하도록 구성된다.

Description

이중화제어회로
제1도는 종래의 이중화제어회로의 상세도.
제2도는 본 발명에 따른 이중화제어회로의 상세도.
제3도는 제2도에 도시된 이중화인식신호 발생부의 상세도.
* 도면의 주요부분에 대한 부호의 설명
200 : 이중화제어회로 A 200 : 이중화제어회로 B
210 : 이중화인식신호 발생부 220 : 이중화신호 입력버퍼
301 : 인식신호 모니터 수단 302 : 인식신호 제어수단
303 : 인식신호 결정수단
본 발명은 이중화제어회로에 관한 것으로, 특히 이중화 동작결정을 위한 이중화인식신호 결정 및 제어처리를 간소화한 이중화제어회로에 관한 것이다.
이중화제어회로는 동일한 기능을 수행하기 위하여 구비되어 있는 2장치간에 각각 구비되어 하나의 장치를 이용하여 해당 기능 수행중 이상상태가 발생하면 구비되어 있는 다른 장치를 이용하여 동일한 기능을 수행할 수 있도록 제어하는 것으로, 일반적으로 교환기와 같이 안정성이 많이 요구되는 시스템에서 사용된다.
제1도는 교환기에 사용되는 종래의 이중화제어회로의 상세도로서, 서로 동일한 기능을 수행하는 A, B장치에 각각 구비되어 있는 이중화제어회로A(100), 이중화제어회로 B(100')는 각각 이중화신호 제어회로(101)와 액티브 결정회로(102), CPU(103)를 구비하여 자신과 상대편의 이중화상태를 제어하기 위한 신호를 발생하였다.
즉, 이중화신호 제어회로(101)는 상대편 장치(여기서는 B장치)로 인가되는 전원상태와 상대편 이중화신호 제어회로(미도시됨)로부터 제공되는 이중화 이상상태 제어신호 및 상대편 액티브제어신호에 의하여 상대편 장치의 이중화상태를 체크하고, 이상상태 발생시 CPU(103)로 자신의 장치를 액티브상태로 설정하기 위한 인터럽트 신호를 전송한다. 이에 따라 CPU(103)는 자신의 장치를 액티브상태로 설정하기 위한 제어신호를 이중화신호 제어회로(101)로 제공한다. 이중화신호 제어회로(101)는 CPU(103)로부터 인가된 액티브제어신호를 상대편 장치에 구비되어 있는 이중화신호 제어회로(101)로 제공하고, 자신의 액티브제어신호와 상대편 액티브제어신호를 액티브 결정회로(102)로 제공한다. 이에 따라 액티브 결정회로(102)는 인가된 위치정보와 이중화신호 제어회로(101)로부터 인가된 자신 및 상대편 액티브제어신호를 논리조합하여 자신의 액티브신호를 결정하여 출력한다.
이와 같이 종래의 이중화제어회로는 반드시 자신의 위치정보가 필요할 뿐아니라 CPU를 통해 자신의 액티브제어신호를 제어하도록 되어 있고, 자신의 액티브제어신호와 상대편 액티브제어신호 및 위치정보의 논리조합에 의하여 자신의 액티브상태를 결정하도록 되어 있어 이중화인식신호 결정 및 제어처리가 복잡한 문제가 있었다.
또한 자신의 회로의 이상유무에 관계없이 자신의 액티브제어신호만 제어하면 이중화인식신호를 제어할 수 있도록 되어 있어 CPU가 장애발생시에도 액티브동작을 할 수 있어 이중화제어의 신뢰성이 저하되는 문제가 있었다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 이중화인식신호 결정 및 제어처리를 간소화한 이중화제어회로를 제공하는데 있다.
본 발명의 다른 목적은 이중화인식신호 결정시 액티브상태로 설정될 이중화제어회로가 반드시 정상상태일 때에만 설정이 가능하도록 하는 이중화제어회로를 제공하는데 있다.
본 발명에 따른 장치는, 동일한 기능을 수행하는 2 장치의 이중화제어회로에 있어서, 2장치중 상대측 장치로부터 전송되는 이중화 인식신호(REACT*), 자신의 장치의 이중화 인식신호(LACT*)의 논리상태를 제어하기 위한 신호(REACNT*), 상대측 장치의 알람상태신호(REALM)를 입력신호로 하고 상대측 장치로부터 제공되는 전원공급상태신호(RPWRALM)에 의하여 입력신호들에 수신여부가 제어되는 이중화신호 입력버퍼;자신의 장치내에서 제공되는 리세트신호(RESET) 및 클럭신호(CLOCK)에 등기되어 이중화신호 입력버퍼를 통해 전송되는 이중화인식신호(RACT*), 제어신호(RACNT*) 및 알람상태신호 (RALM)와 자신의 이중화인식신호(LACT*)를 발생하기 위한 이중화인식신호 발생부를 포함하는 것을 특징으로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.
제2도는 본 발명에 따른 이중화제어회로의 상세도로서, 동일한 기능을 수행하는 A, B장치내에 각각 구비되어 있는 이중화제어회로A, B(200, 200')로서, 이중화 인식신호 발생부(210), 이중화신호 입력버퍼(220)로 구성된다.
제3도는 제2도에 도시된 이중화인식신호 발생부(210)의 상세 블록도로서, 초기상태를 제어하기 위한 이중화 인식신호 모니터수단(301), 인식신호 제어수단(302) 및 인식신호 결정수단(303)으로 구성된다.
이와 같이 구성된 이중화제어회로의 동작을 상세하게 설명하면 다음과 같다.
우선, 이중화제어회로(200)에서는 자신의 이중화인식신호인 LCAT*(Local Active, 이하 LACT*라 함), 상대측 이중화 인식신호(후술할 RACT*)를 제어하기 위한 LACNT*(Local Active Control, 이하 LACNT*라 함), 자신의 장애상태신호인 LALM(Local Alarm, 이하 LALM이라 함)신호, 자신의 전원공급 장애상태신호인 LPWRALM(Local Power Alarm, 이하 LPWRALM이라 함)신호가 상대측의 이중화제어회로(200')로 전송되고, 상대측 이중화제어회로(200')에서는 이중화인식신호인 REACT*(Remote Active, 이하 REACT*이라 함), 자신의 이중화인식신호인 LACT*를 제어하기 위한 REACNT*(Remote Active Control, 이하 REACNT*이라 함), 상대측 이중화제어장치(200')의 장애상태신호 REALM*(Remote Alarm, 이하 REALM*라 함)신호 및 상대측 전원공급 장애상태신호인 RPWRALM(Remote Power Alarm, 이하 RPWRALM이라 함)신호가 전송된다.
이중화신호 입력버퍼(220)는 상대측 이중화제어회로 B(200')로부터 전송되는 상술한 REACT*, REACNT*, REALM신호를 입력신호로 하고,상대측 이중화제어회로(200')의 전원공급 이상유무를 나타내는 RPWRALM신호에 이중화제어회로(200')로 공급되는 전원에 이상이 있을 때에는 High(이하 'H'라 함)논리상태로 전송되어 이중화신호 입력버퍼(220)로 입력되는 상대측 이중화제어회로(200')로 부터 전송된 REACT*, REACNT*, REALM신호가 수신되지 못하도록 한다. 그러나 전원에 이상이 없을 때에는 Low(이하 'L'라 함)논리상태로 전송되어 이중화신호 입력버퍼(220)로 입력되는 REACT*, REACNT*, REALM신호를 수신하도록 한다.
이중화인식신호 발생부(210)는 제3도에 도시된 바와같이 인식신호 모니터수단(301), 인식신호 제어수단(302) 및 인식신호 결정수단(303)으로 구성되어 미도시된 제어회로로부터 제공되는 RESET신호와 미도시된 클럭발생부로부터 제공되는 CLOCK신호 및 이중화신호 입력버퍼(220)을 통해 전송되는 상대측 이중화제어회로 B(200')로부터 수신한 RACT*, RACNT*, RALM를 입력신호로 하여 자신의 이중화제어회로 A(200)의 이중화제어 인식신호 LACT*를 출력한다.
즉, 이중화제어회로 A(200)의 RESET기간동안은 이중화 인식신호 LACT*가 H상태로 유지하도록 이중화 인식신호 발생부(210)는 동작하다가 이중화제어회로 A(200)의 RESET기간이 끝나면 상대측 이중화제어회로 B(200')의 전원공급상태가 정상상태일 때(즉 RPWERALM신호가 'L'상태로 전송시) 이중화신호 입력버퍼(220)를 거쳐 전송되는 상대편 이중화인식신호 RACT*가 'L'시 이중화제어회로 A(200)는 대기(Standby)상태로 동작해야 함을 나타내기 위하여 이중화인식신호 LACT*를 'H' 출력한다.
또 반대로 상대측 이중화제어회로 B(200')의 전원공급상태가 비정상상태(즉 RPWERAL가 'H'상태)이거나 전원 공급상태가 정상(즉 RPWERALM신호가 'L'상태)이더라도 이중화신호 입력버퍼(220)를 거쳐 입력되는 상대편 이중화인식신호 RACT*가 'H시(상대편 이중화제어회로 B(200')가 대기상태일 때) 이중화제어회로 A(200)는 액태브상태로 동작해야 함을 나타내기 위하여 이중화인식신호 LACT*를 'L'로 출력하여 이중화제어회로가 액티브로 동작가능하도록 한다.
한편, 이중화제어회로 A(200)가 대기상태로 동작중 상대측 이중화제어회로 B(200')로부터 이상상태를 감지시(즉 RALM신호 'H'시) 이중화제어회로 A(200)는 액티브상태로 동작하기 위하여 액티브 제어신호인 LACNT*신호를 'L'로 출력하여 상대측 이중화제어회로 B(200')의 미도시된 이중화신호 입력버퍼로 인가되는 액티브상태 인식신호인 REACT*를 'L'로 전송하여 미도시된 이중화제어회로 B(200')내의 이중화인식신호 발생부(200)로 입력되는 RACT*신호를 'L'로 만들어 이중화인식신호 제어회로(미도시된)로부터 출력되는 이중화인식신호인 LACT*신호를 'H'로 출력하여 대기상태를 유지하도록 한다. 이에 따라 이중화제어회로 A(200)의 이중화신호 입력버퍼(220)으로 인가되는 REACT*신호가 'H'상태로 전송되어 이중화인식신호 발생부(210)는 자신의 이중화인식신호 LACT*를 'L'상태로 출력되도록 하여 자신의 장치가 액티브동작을 하도록 한다.
또 이중화제어회로 A(200)가 액티브상태로 동작시 자신의 전원공급상태는 정상이나(즉 LPWRALM이 'H') 이중화 제어회로 A(200)가 비정상시(LALM신호가 'H') 상대측 이중화제어회로 B(200')는 이중화인식제어신호인 REACNT*신호를 'L'로 제어하여 이중화 인식신호 LACT*신호를 H상태로 만들며 이 신호에 의하여 REACT*신호를 'L'로 제어하여 상대편 이중화제어회로 B(200')가 액티브 동작을 수행할 수 있도록 한다.
상술한 바와 같이 이중화인식신호 발생부(210)는 미도시된 제어회로로부터 전송되는 RESET신호와 상대측 이중화제어회로를 B(200')로 부터 수신된 이중화제어신호를 CLOCK신호의 동기제어하에 논리조합하여 이중화인식신호 LACT*신호를 발생한다.
이와 같이 이중화 인식신호 LACT*을 발생하기 위하여 이중화인식신호 발생부(210)내에 구비된 인식신호 모니터수단(301)은 자신의 이중화인식신호인 LACT*신호와 상대측 이중화제어회로 B(200')의 이중화인식신호인 RACT*신호를 감시하여 이중화제어회로 A(200)가 액티브상태로 동작가능하지를 알려주는 신호를 출력한다.
즉, 인식신호 모니터 수단(301)은 이중화제어회로 A(200)의 현재의 이중화인식신호인 LACT*신호가 대기상태로 동작가능함을 나타내는 'H'이고, 상대측 이중화제어회로 B(200')로부터 입력되는 이중화 인식신호 RACT*가 'H'일때, 즉 양 측의 이중화 제어회로A B(200, 200')가 모두 대기상태로 동작함을 나타낼 때 인식신호 모니터 수단(301)은 이중화제어회로 A(200)가 액티브상태로 동작가능함을 나타내는 신호를 출력한다.
인식신호제어수단(302)은 상대측 이중화제어회로 B(200')가 이중화인식신호 LACT*를 제어하기 위한 것으로, 이중화제어회로 A(200)가 현재 액티브상태로 동작하고(즉 LACT*가 'L') 상대측 이중화제어회로 B(200')에서 출력되는 이중화 제어신호중 RALM신호가 'H'(즉 상대측 이중화제어회로B(200')가 비정상상태)이거나 흑은 'L'(즉 상대측 이중화제어회로B(200')가 정상상태)일지라도 RACNT*신호가 'H'일때에는 LACT*신호가 계속 'L'를 유지하도록 신호를 출력한다. 또한 이중화제어회로 A(200)가 현재 액티브로 동작(즉 LACT* 'L')하고 있을 때 상대측 이중화제어회로 B(200')가 액티브로 동작해야할 경우 상대측 이중화제어회로 B(200')의 정상상태임을 알리는 신호 PWRALM, REALM신호가 'L'일 동안 상대측 이중화제어회로 B(200')에서 'L'로 출력되는 이중화제어신호 RACNT*에 의하여 이중화인식신호 LACT*를 'H'로 만들기 위한 신호를 출력한다.
인식신호 결정수단(303)은 인식신호 모니터수단(301)에서 출력하는 신호와 인식신호 제어수단(302)에서 출력되는 신호의 논리상태에 따라 입력되는 CLOCK신호에 동기하여 LACT*신호를 결정하여 출력한다.
즉, 상대측 이중화제어회로 B(200')가 대기동작에서 액티브로 동작을 할 경우, 상대측 이중화제어회로 B(200')의 이중화 제어신호 RACNT*에 의하여 LACT*신호를 'H'로 결정한다.
이상, 상술한 바와 같이 본 발명은 이중화신호 입력버퍼와 이중화신호 인식신호 발생부로 이중화제어회로를 구성하여 이중화인식신호 결정 및 제어처리를 하도록 함으로써, 종래에 비해 간단하게 신호처리를 할 수 있으며, 인식신호 결정시 자신의 상태신호와 상대측 이중화 제어회로의 상태신호를 모두 고려하여 처리하므로써, 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 동일한 기능을 수행하는 2 장치의 이중화제어회로에 있어서, 상기 2장치중 상대측 장치로부터 전송되는 이중화인식신호(REACT*), 자신의 장치의 이중화인식신호(LACT*)의 논리상태를 제어하기 의한 신호(REACNT*), 상기 상대측 장치의 알람상태신호(REALM)를 입력신호로 하고 상기 상대측 장치로부터 제공되는 전원공급상태신호(RPWRALM)에 의하여 상기 입력신호들에 수신여부가 제어되는 이중화신호 입력버퍼(220); 상기 자신의 장치내에서 제공되는 리세트신호(RESEt) 및 클럭신호(CLOCK)에 등기되어 상기 이중화신호 입력버퍼(220)을 통해 전송되는 상기 이중화인식신호(RACT*), 제어신호(RACNT*) 및 알람상태신호(RALM)와 자신의 이중화인식신호(LACt*)의 논리조합에 의하여 자신의 장치의 이중화인식신호(LACT*)를 발생하기 위한 이중화인식신호 발생부(210)를 포함하는 것을 특징으로 하는 이중화제어회로.
  2. 제 1항에 있어서, 상기 이중화인식신호 발생부(210)는, 상기 자신의 이중화인식신호(LACT*)와 상대측 장치의 이중화인식신호(RACT*)의 논리상태를 모니터링하여 자신의 이중화인식신호(LACT*)의 논리상태를 출력하기 위한 인식신호 모니터수단(301); 상기 자신의 이중화 인식신호(LACT*), 상대측 장치의 알람상태신호(RALM) 및 상대측 장치로부터 제공되는 이중화인식신호를 제어하는 신호(RACNT*)의 논리조합에 의하여 상기 자신의 이중화인식신호(LACT*)의 논리상태를 제어하여 출력하기 위한 인식신호 제어수단(302); 상기 클럭신호에 의해 등기되어 상기 인식신호 모니터수단(301)에서 출력되는 신호와 상기 인식신호 제어수단(301)에서 출력되는 신호와 상기 인식신호 제어수단(302)에서 출력되는 신호를 논리조합하여 자신의 최종 이중화인식신호의 논리상태를 결정하여 출력하기 위한 인식신호 결정수단(303)을 포함하는 것을 특징으로 하는 이중화제어회로.
KR1019950060958A 1995-12-28 1995-12-28 이중화제어회로 KR0161133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950060958A KR0161133B1 (ko) 1995-12-28 1995-12-28 이중화제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950060958A KR0161133B1 (ko) 1995-12-28 1995-12-28 이중화제어회로

Publications (2)

Publication Number Publication Date
KR970058121A KR970058121A (ko) 1997-07-31
KR0161133B1 true KR0161133B1 (ko) 1998-12-01

Family

ID=19445694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950060958A KR0161133B1 (ko) 1995-12-28 1995-12-28 이중화제어회로

Country Status (1)

Country Link
KR (1) KR0161133B1 (ko)

Also Published As

Publication number Publication date
KR970058121A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5357491A (en) Clock selection control device
KR0161133B1 (ko) 이중화제어회로
JP2002116921A (ja) 中央演算装置の補助装置
KR0141292B1 (ko) 전전자 교환기에 있어서 이중화 제어회로
KR0182687B1 (ko) 보드탈장에 의한 이중화 제어장치
JPH1118295A (ja) 並列運転電源制御方式
JP2606107B2 (ja) プロセッサ冗長化方式
KR100278703B1 (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
KR100247008B1 (ko) 이중화 모듈간 스위칭제어회로
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
JPH05241875A (ja) 冗長化cpuユニットの切り替え制御装置
KR100220228B1 (ko) 이중화구조에 있어서 상태천이제어장치
JPH05143381A (ja) 待機冗長方式
JPH11305801A (ja) プロセス制御装置
JP2000253569A (ja) 電源制御方法とその装置
JPH04322138A (ja) 交流電力供給システム
JPH05199570A (ja) 2重化アナログ出力装置
KR200292479Y1 (ko) 이중화 안정화 장치
JPH0887938A (ja) ラッチリレー監視装置
KR970002522A (ko) 핫 백업(HBU:Hot Back Up)장치의 모-드 검출방법
JPH05158503A (ja) 切替回路
JPH0728239B2 (ja) 切替回路
JP2000194437A (ja) クロック二重化方法
JPH0329033A (ja) フォールトトレラントプロセッサ
JPH0239311A (ja) 電源制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020813

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee