JPH0329033A - フォールトトレラントプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は３重冗長Ｗ４戒のフォールトトレラントシステ
ムを構成する際に使用するフォールトトレラントプロセ
ソサに関する． 〔従来の技術〕 従来、この種のフォールトトレラントブロセフサは多重
化サポート機能としてバスフリーズ信号が加えられるこ
とにより自フォー！レトトレラントブロセンサをバスか
ら切り離すバスフリーズ機能．モード設定信号に従って
動作モードを通常モード或いは監視モードにするモード
設定機能及び動作モードが監視モードに設定された際、
他の通常モードで動作しているフォールトトレラントプ
ロセッサの出力と自フォールトトレラントプロセッサの
処理結果とを比較し、比較不一致によりミスマッチ信号
を出力するミスマッチ信号出力機能とを備えている．そ
して、このようなフォールトトレラントプロセッサを用
いて３重冗長ｌｍのフォールトトレラントシステムを構
或する場合は、３台（２台を監視モードにし、他の１台
を通常モードにする）のフォールトトレラントプロセッ
サをデータパス，アドレスベス，制御バスに接続すると
共に、監視モードのフォールトトレラントブロセノサか
ら出力されるミスマッチ信号に基づいて異常フォールト
トレラントプロセソサの判定を行ない、異常と判定した
フォールトトレラントプロセッサにバスフリーズ信号を
出力してバスから切り離す外部回路を設けるようにして
いる，〔発明が解決しようとする！ｉ題） 上述したように、従来のフォールトトレラントプロセッ
サは通常モードで動作しているフォールトトレラントプ
ロセッサの処理結果と監視モードで動作している自フォ
ールトトレラントプロセッサの処理結果とが不一致の場
合、ミスマッチ信号を出力するだけであるので、３重冗
長構成のフォールトトレラントシステムを構戒する場合
、異常フォールトトレラントプロセッサの判定５切り離
しを行なう外部回路を設けなければならず、このため従
来のフォールトトレラントプロセッサを用いたのではフ
ォールトトレラントシステム全体のハードウェア量が大
きくなるという問題があった．本発明の目的は３重冗長
構戒のフォールトトレラントシステムをコンパクトに構
成することができるフォールトトレラントプロセッサを
提供することにある． 〔課題を解決するための手段〕 本発明は上記目的を達威するため、 通常モードと監視モードとの２つの動作モードが設定可
能で、動作モードが監視モードに設定されることにより
、通常モードで動作している他フォールトトレラントブ
ロセンサの出力をチェンクし、自フォールトトレラント
プロセッサの処理結果と一敗していない場合、ミスマッ
チ信号を出力するミスマッチ検出部を傭えたフォールト
トレラントブロセフサに於いて、 他の２台のフォールトトレラントプロセッサから出力さ
れたξスマソチ信号がそれぞれ入力される第１，第２の
ミスマッチ信号入力端子と、該第１，第２のミスマッチ
信号入力端子に入力されたミスマッチイ言号と、自フォ
ーノレトトレラントプロセッサの動作モードと、前記壽
スマフチ検出部の出力とに基づいて自フォールトトレラ
ントプロセッサに異常があるか否かを判定する異常判定
部と、 該異常判定部で異常があると判定されることにより、自
フォーノレトトレラントプロセッサをバスから切り離す
バスフリーズ制御部とを設けたものである． 〔作　用〕 フォールトトレラントプロセッサには他の２台のフォー
ルトトレラントプロセッサから出力されたミスマソチ信
号が入力される第１，第２のミスマッチ信号入力端子が
設けられている．異常判定部は第１，第２のミスマッチ
信号入力端子に入力された兆スマソチ信号と、自フォー
ルトトレラントプロセッサ内のａスマフチ検出部の出力
と、自フォールトトレラントプロセッサの動作モードと
に基づいて自フォー！レトトレラントプロセッサに異常
があるか否かを判定する．バスフリーズ制御部は異常判
定部で異常と判定されることにより自フォールトトレラ
ントプロセッサをバスから切り離す． 〔実施例〕 次に本発明の実施例について図面を参照して詳細に説明
する． 第１図は本発明の実施例のブロフク図であり、多重化機
能関係の部分を示したものである．本実施例のフォール
トトレラントプロセッサｌは制御バス１３．データバス
１４及びアドレスバス１５をフォールトトレラントプロ
セッサ１から切り離すか否かを制御するバスフリーズＭ
＜ｎ部２と、ミスマッチ検出部３と、異常判定部４と、
オアゲート５と、バスフリーズ信号が加えられるバスフ
リーズ端子６と、異常通知信号を出力する異常通知端子
７と、モード設定信号が加えられるモード設定端子８と
、ミスマッチ信号が加えられるミスマッチ信号入力端子
９，１０と、バスフリーズ解除信号が加えられるバスフ
リーズ解除端子ＩＩと、ミスマッチ信号を出力するミス
マッチ信号出力端子１２とを含んでいる． ミスマッチ検出部３はモード設定端子８を介して加えら
れるモード設定信号が監視モードを示している時、即ち
フォールトトレラントプロセッサｌが監視モードで動作
している時、通常モードで動作している他のフォールト
トレラントプロセッサの処理結果と自フォールトトレラ
ントプロセッサ１との処理結果とを比較し、比較不一致
により異常判定部４及びミスマッチ信号出力端子１２に
加えるミスマッチ信号をハイレベルにする．また、ミス
マッチ検出部３は通常モードではその出力信号を常にロ
ーレベルに保持している． 異常判定部４はモード設定端子８を介して加えられるモ
ード設定信号により、動作モードが通常モードに設定さ
れている場合は、ミスマッチ信号入力端子９．１０を介
して加えられるミスマッチ信号が共にハイレベルとなる
ことにより、自フォールトトレラントプロセッサ１に異
常が発生したとしてオアゲート５及び異常通知端子７に
加える異常通知信号をハイレベルにし、動作モードが監
視モードに設定されている場合は、ミスマッチ信号入力
端子９，１０に加えられているミスマノチ｛８号が共に
ローレベルの時にミスマッチ検出部３から出力されるミ
スマッチ信号がハイレベルとなることにより自フォーｌ
レトトレラントブ口セノサ１に異常が発生したとして異
常通知信号をハイレベルにする．後述するように、３重
冗長ＩＩ或のフォールトトレラントシステムを構威する
場合は、ミスマッチ信号入力端子９．１０には他の２台
のフォールトトレラントプロセッサのミスマッチ信号出
力端子が接続され、また、３台のフォールトトレラント
プロセッサの内の２台が監視モードにされ、残りの１台
が通常モードにされるので、上述したようにすることに
より、異常判定部４で自フォールトトレラントプロセッ
サ１に異常が発生したか否かを判定することができる．
即ち、動作モードが通常モードに設定されている場合に
ミスマッチ信号入力端子９．１０に加えられるξスマソ
チ信号が共にハイレベルになるということは、監視モー
ドで動作している他の２台のフォールトトレラントプロ
セッサと処理結果が異なることになるので、自フォール
トトレラントプロセッサｌに異常が発生したと判定する
ことができる．また、動作モードが監視モードに設定さ
れている時にミスマソチ信号入力端子９．１０に加えら
れるミスマッチ信号が共にローレベルで、ミスマッチ検
出部３から出力されるξスマフチ信号がハイレベルにな
るということは、通常モードで動作しているフォールト
トレラントプロセッサと監視モードで動作している他の
フォールトトレラントプロセッサの処理結果とが一致し
ている、即ち他の２台のフォールトトレラントプロセッ
サの処理結果が一致していることになるので、自フォー
！レトトレラントプロセッサ１に異常が発生したと判定
することができる．また、異常判定部４は上述したよう
にして異常通知信号をハイレベルにした場合は、バスフ
リーズ解除端子１１を介して加えられるバスフリーズ解
除信号がハイレベルとなるまで、異常通知信号をハイレ
ベルに保持する． バスフリーズ制御部２は異常判定部４から出力される異
常通知信号がハイレベルにされ、オアゲート５の出力が
ハイレベルになることにより、或いはバスフリーズ端子
６に加えられるバスフリーズ信号がハイレベルとなり、
オアゲート５の出力がハイレベルとなることにより、制
御バス１３データバス１４及びアドレスバス１５をフォ
ールトトレラントプロセッサ１から切り離す．第２図は
第１図に示した異常判定部４の構或例を示すブロンク図
であり、ゲート回路４１．４２と、モード設定端子８に
加えられるモード設定信号が通常モードを示している場
合はゲート回路４ｌの出力信号を選択し、監視モードを
示している場合はゲート回路４２の出力信号を選択する
マルチブレクサ４３と、マルチブレクサ４３の出力信号
がハイレベルとなることによりセントされて異常通知端
子７に出力する異常通知信号をハイレベルにし、バスフ
リーズ解除端子１１に加えられるバスフリーズ解除信号
がハイレベルとなることによりリセソトされて異常通知
信号をローレベルにするフリンプフロフブ４４とから構
成されている．モード設定端子８に加えられているモー
ド設定信号により、動作モードが通常モードに設定され
ている場合は、マルチブレクサ４３はゲート回路４１の
出力信号を選択し、また、ミスマッチ検出部３はその出
力信号を常にローレベルにしているので、ミスマッチ信
号入力端子９．ｌＯに加えられるミスマッチ信号が共に
ハイレベルの時、即ち監視モードで動作している他の２
台のフォールトトレラントプロセッサがミスマッチ信号
をハイレベルにした時、フリップフロップ４４がセント
され、異常通知信号がハイレベルになる．また、モード
設定信号より動作モードが監視モードに設定されている
場合は、マルチブレクサ４３はゲート回路４２の出力信
号を選択するので、ミスマッチ信号人力端子９．１０に
加えられているξスマソチ信号が共にローレベルで、ミ
スマッチ検出部３から出力されるミスマッチ信号がハイ
レベルの時、即ち現在通常モードになっているフォール
トトレラントプロセッサに対してミスマノチ信号をハイ
レベルにしたが、他の監視モードのフォールトトレラン
トプロセッサがミスマッチ信号をハイレベルにしなかっ
た時、クリップフロソブ４４がセントされ、異常通知信
号が出力される． 第３図は本発明のフォールトトレラントブロセンサを用
いて構威した３重冗長構威のフォールトトレラントシス
テムの一例を示したブロック図である． フォールトトレラントプロセッサ１−１〜１−３は第１
図に示したフ，オールトトレラントプロセッサ１と同一
構戒を有するものであり、制御バス１３，アドレスバス
１４，データバス１５にｐｉｎ−ｔｏ−ｐｆｎ接続され
ている．各フォールトトレラントプロセッサ１−１〜１
−３のバスフリーズ端子６−１〜６−３，異常通知端子
７−１〜７−３及びモード設定端子８−ｌ〜８〜３はモ
ード設定変更回路３０に接続されている．また、フォー
ルトトレラントプロセッサ１−１のミスマッチ信号出力
端子１２−１はフォールトトレラントプロセッサ１−２
．１−３のミスマッチ信号入力端子１０−２．９−３に
接続され、フォールトトレラントプロセッサ１−２のミ
スマッチ信号出力端子１２−２はフォールトトレラント
プロセッサ１〜１．１−３のミスマッチ信号入力端子９
−１．１０−３に、フォールトトレラントブロセンサ１
−３のミスマッチ信号出力端子１２−３はフォールトト
レラントプロセッサ１−１．１−２のξスマフチ信号人
力端子１０−１．９−２に接続されている． フォールトトレラントプロセッサ１−１〜１−３の動作
モードはモード設定変更回路３０からモード設定端子８
−１〜８−３に加えられるモード設定信号によって設定
されるものであり、今、例えば、フォールトトレラント
プロセッサ１−１が道常モード、フォールトトレラント
プロセッサエ−２．１−３が監視モードに設定されてい
るとす各フォールトトレラントプロセッサ１−１〜１−
３は前述したように、自フォールトトレラントプロセッ
サに異常が発生したと判断すると、異常通知端子７−１
〜７−３を介して出力する異常通知信号をハイレベルに
する．モード設定回路３ｏはフォールトトレラントプロ
セッサ１−１〜１−３から加えられる異常通知信号がハ
イレベルとなると、ハイレベルになった異常通知信号が
通常モードで動作しているフォールトトレラントブロセ
ンサからのものなのか否かを判断する．そして、遣常モ
ードで動作しているフォールトトレラントプロセッサ（
この例ではフォールトトレラントプロセッサ１−１）か
らの異常通知信号がハイレベルになったと判断した場合
は、モード設定変更回路３０は各フォールトトレラント
プロセッサ１１〜１−３のバスフリーズ端子６−１〜６
−３に加えるバスフリーズ信号をハイレベルにする．こ
れにより、監視モードで動作しているフォールトトレラ
ントプロセッサ１−２．１−３内のオアゲート５の出力
信号がハイレベルとなるので、フォールトトレラントプ
ロセッサ１−２．１−３は内部のバスフリーズ制御部２
により各バスＩ３，１４、１５から切り離される．尚、
異常通知信号をハイレベルにした通常モードで動作して
いるフォールトトレラントプロセッサ１−１は異常通知
信号をハイレベルにした時点でその内部のオアゲート５
の出力信号がハイレベルになるので、自動的に各バス１
３，１４．１５から切り離される．次いで、モード設定
変更回路３０はフォールトトレラントプロセッサ１−２
．１−３のモード設定端子８−２．８−３にモード設定
信号を加え、一方を通常モードにし、他方を監視モード
にした後、各フォールトトレラントプロセッサ１−１〜
１−３のバスフリーズ端子６−１〜６−３に加えるバス
フリーズ信号をローレベルにする．これにより、フォー
ルトトレラントブロセンサ１−２．１−３内のオアゲー
ト５の出力信号がローレベルとなるので、フォールトト
レラントブロセンサ１−２．１−３は各バス１３．１４
．１５に接続され、処理を続行する．しかし、異常通知
信号をハイレベルにしたフォールトトレラントプロセッ
サｌ−ｌはその内部のフリップフロップ４４がセットさ
れたままであり、オアゲート５の出力信号がハイレベル
のままであるので、バスフリーズ信号がローレベルにな
っても、各バス１３，１４．１５から切り離されたまま
である． また、監視モードで動作しているフォールトトレランｌ
・プロセッサ（この例ではフォールトトレラントブロセ
ノサ１−２或いは１−３）からの異常通知信号がハイレ
ベルになったと判断した場合は、異常通知信号をハイレ
ベルにしたフォールトトレラントプロセッサは自動的に
各バス１３．１４，１５から切り離されており、また、
各バス１３，１４．１５には通常モードのフォールトト
レラントプロセッサと監視モードのフォールトトレラン
トプロセッサが工合ずつ接続されているので、モード設
定変更回路３０は何の処理も行なわない．上述したよう
に、フォールトトレラントブロセンサ１−１〜１−３の
内の１台に異常が発生した場合、２台のフォールトトレ
ラントプロセッサにより処理が続行されるが、再び３台
のフォールトトレラントプロセッサ１−１〜１−３によ
る処理を再開する場合には、各フォールトトレラントプ
ロセッサ１−１〜１−３のバスフリーズ解除端子１　１
−１〜１ｌ−３の内の異常の発生したフォールトトレラ
ントプロセッサのバスフリーズ解除端子にハイレベルの
バスフリーズ解除信号を加え、モード設定変更回路３０
を用いて各フォールトトレラントプロセッサのモードを
設定すれば良い．〔発明の効果） 以上説明したように、本発明は、他の２台のフォールト
トレラントプロセッサから出力されたミスマノチイ言号
と、自フォールトトレラントプロセッサの動作モードと
、自フォールトトレラントプロセッサ内のミスマッチ検
出部の検出結果とに基づいて自フォールトトレラントプ
ロセッサに異常が発生したか否かを判定する異常判定部
と、異常判定部により異常と発生された場合、フォール
トトレラントプロセッサをバスから切り離すバス制御部
とをフォールトトレラントブロセンサ内に設けたもので
あるので、３重冗長ｆｌｌＩ或のフォールトトレラント
システムを非常にコンパクトに実現できる効果がある．
また、更に、異常判定部．バスフリーズ制御部がフォー
ルトトレラントブロセンサの内部に設けられており、外
部回路により異常の判定，切り離しを行なっていた従来
例に比較して信号の遅延時間を少ないものとすることが
できるので、ミスマソチ発生時の異常フォールトトレラ
ントプロセッサの判定及び切り離しを従来例に比較して
短いものとすることができる効果がある。

【図面の簡単な説明】

第ｌ図は本発明の実施例のブロ゜ツク図、第２図は異常
判定部の４ｌＩ戒例を示すブロソク図及び、 第３図は本発明のフォールトトレラントブロセンサを用
いて構威した３重冗長構戒のフォールＩ・トレラントシ
ステムの構戒例を示すブロック図である．

Claims (1)

1. 【特許請求の範囲】 通常モードと監視モードとの２つの動作モードが設定可
   能で、動作モードが監視モードに設定されることにより
   、通常モードで動作している他フォールトトレラントプ
   ロセッサの出力をチェックし、自フォールトトレラント
   プロセッサの処理結果と一致していない場合、ミスマッ
   チ信号を出力するミスマッチ検出部を備えたフォールト
   トレラントプロセッサに於いて、 他の２台のフォールトトレラントプロセッサから出力さ
   れたミスマッチ信号がそれぞれ入力される第１、第２の
   ミスマッチ信号入力端子と、該第１、第２のミスマッチ
   信号入力端子に入力されたミスマッチ信号と、自フォー
   ルトトレラントプロセッサの動作モードと、前記ミスマ
   ッチ検出部の出力とに基づいて自フォールトトレラント
   プロセッサに異常があるか否かを判定する異常判定部と
   、 該異常判定部で異常があると判定されることにより、自
   フォールトトレラントプロセッサをバスから切り離すバ
   スフリーズ制御部とを備えたことを特徴とするフォール
   トトレラントプロセッサ。