JPH0329033A - フォールトトレラントプロセッサ - Google Patents

フォールトトレラントプロセッサ

Info

Publication number
JPH0329033A
JPH0329033A JP1164867A JP16486789A JPH0329033A JP H0329033 A JPH0329033 A JP H0329033A JP 1164867 A JP1164867 A JP 1164867A JP 16486789 A JP16486789 A JP 16486789A JP H0329033 A JPH0329033 A JP H0329033A
Authority
JP
Japan
Prior art keywords
fault
tolerant
processor
mismatch
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1164867A
Other languages
English (en)
Inventor
Nobuyoshi Hayashi
林 伸善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1164867A priority Critical patent/JPH0329033A/ja
Publication of JPH0329033A publication Critical patent/JPH0329033A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は3重冗長W4戒のフォールトトレラントシステ
ムを構成する際に使用するフォールトトレラントプロセ
ソサに関する. 〔従来の技術〕 従来、この種のフォールトトレラントブロセフサは多重
化サポート機能としてバスフリーズ信号が加えられるこ
とにより自フォー!レトトレラントブロセンサをバスか
ら切り離すバスフリーズ機能.モード設定信号に従って
動作モードを通常モード或いは監視モードにするモード
設定機能及び動作モードが監視モードに設定された際、
他の通常モードで動作しているフォールトトレラントプ
ロセッサの出力と自フォールトトレラントプロセッサの
処理結果とを比較し、比較不一致によりミスマッチ信号
を出力するミスマッチ信号出力機能とを備えている.そ
して、このようなフォールトトレラントプロセッサを用
いて3重冗長lmのフォールトトレラントシステムを構
或する場合は、3台(2台を監視モードにし、他の1台
を通常モードにする)のフォールトトレラントプロセッ
サをデータパス,アドレスベス,制御バスに接続すると
共に、監視モードのフォールトトレラントブロセノサか
ら出力されるミスマッチ信号に基づいて異常フォールト
トレラントプロセソサの判定を行ない、異常と判定した
フォールトトレラントプロセッサにバスフリーズ信号を
出力してバスから切り離す外部回路を設けるようにして
いる,〔発明が解決しようとする!i題) 上述したように、従来のフォールトトレラントプロセッ
サは通常モードで動作しているフォールトトレラントプ
ロセッサの処理結果と監視モードで動作している自フォ
ールトトレラントプロセッサの処理結果とが不一致の場
合、ミスマッチ信号を出力するだけであるので、3重冗
長構成のフォールトトレラントシステムを構戒する場合
、異常フォールトトレラントプロセッサの判定5切り離
しを行なう外部回路を設けなければならず、このため従
来のフォールトトレラントプロセッサを用いたのではフ
ォールトトレラントシステム全体のハードウェア量が大
きくなるという問題があった.本発明の目的は3重冗長
構戒のフォールトトレラントシステムをコンパクトに構
成することができるフォールトトレラントプロセッサを
提供することにある. 〔課題を解決するための手段〕 本発明は上記目的を達威するため、 通常モードと監視モードとの2つの動作モードが設定可
能で、動作モードが監視モードに設定されることにより
、通常モードで動作している他フォールトトレラントブ
ロセンサの出力をチェンクし、自フォールトトレラント
プロセッサの処理結果と一敗していない場合、ミスマッ
チ信号を出力するミスマッチ検出部を傭えたフォールト
トレラントブロセフサに於いて、 他の2台のフォールトトレラントプロセッサから出力さ
れたξスマソチ信号がそれぞれ入力される第1,第2の
ミスマッチ信号入力端子と、該第1,第2のミスマッチ
信号入力端子に入力されたミスマッチイ言号と、自フォ
ーノレトトレラントプロセッサの動作モードと、前記壽
スマフチ検出部の出力とに基づいて自フォールトトレラ
ントプロセッサに異常があるか否かを判定する異常判定
部と、 該異常判定部で異常があると判定されることにより、自
フォーノレトトレラントプロセッサをバスから切り離す
バスフリーズ制御部とを設けたものである. 〔作 用〕 フォールトトレラントプロセッサには他の2台のフォー
ルトトレラントプロセッサから出力されたミスマソチ信
号が入力される第1,第2のミスマッチ信号入力端子が
設けられている.異常判定部は第1,第2のミスマッチ
信号入力端子に入力された兆スマソチ信号と、自フォー
ルトトレラントプロセッサ内のaスマフチ検出部の出力
と、自フォールトトレラントプロセッサの動作モードと
に基づいて自フォー!レトトレラントプロセッサに異常
があるか否かを判定する.バスフリーズ制御部は異常判
定部で異常と判定されることにより自フォールトトレラ
ントプロセッサをバスから切り離す. 〔実施例〕 次に本発明の実施例について図面を参照して詳細に説明
する. 第1図は本発明の実施例のブロフク図であり、多重化機
能関係の部分を示したものである.本実施例のフォール
トトレラントプロセッサlは制御バス13.データバス
14及びアドレスバス15をフォールトトレラントプロ
セッサ1から切り離すか否かを制御するバスフリーズM
<n部2と、ミスマッチ検出部3と、異常判定部4と、
オアゲート5と、バスフリーズ信号が加えられるバスフ
リーズ端子6と、異常通知信号を出力する異常通知端子
7と、モード設定信号が加えられるモード設定端子8と
、ミスマッチ信号が加えられるミスマッチ信号入力端子
9,10と、バスフリーズ解除信号が加えられるバスフ
リーズ解除端子IIと、ミスマッチ信号を出力するミス
マッチ信号出力端子12とを含んでいる. ミスマッチ検出部3はモード設定端子8を介して加えら
れるモード設定信号が監視モードを示している時、即ち
フォールトトレラントプロセッサlが監視モードで動作
している時、通常モードで動作している他のフォールト
トレラントプロセッサの処理結果と自フォールトトレラ
ントプロセッサ1との処理結果とを比較し、比較不一致
により異常判定部4及びミスマッチ信号出力端子12に
加えるミスマッチ信号をハイレベルにする.また、ミス
マッチ検出部3は通常モードではその出力信号を常にロ
ーレベルに保持している. 異常判定部4はモード設定端子8を介して加えられるモ
ード設定信号により、動作モードが通常モードに設定さ
れている場合は、ミスマッチ信号入力端子9.10を介
して加えられるミスマッチ信号が共にハイレベルとなる
ことにより、自フォールトトレラントプロセッサ1に異
常が発生したとしてオアゲート5及び異常通知端子7に
加える異常通知信号をハイレベルにし、動作モードが監
視モードに設定されている場合は、ミスマッチ信号入力
端子9,10に加えられているミスマノチ{8号が共に
ローレベルの時にミスマッチ検出部3から出力されるミ
スマッチ信号がハイレベルとなることにより自フォーl
レトトレラントブ口セノサ1に異常が発生したとして異
常通知信号をハイレベルにする.後述するように、3重
冗長II或のフォールトトレラントシステムを構威する
場合は、ミスマッチ信号入力端子9.10には他の2台
のフォールトトレラントプロセッサのミスマッチ信号出
力端子が接続され、また、3台のフォールトトレラント
プロセッサの内の2台が監視モードにされ、残りの1台
が通常モードにされるので、上述したようにすることに
より、異常判定部4で自フォールトトレラントプロセッ
サ1に異常が発生したか否かを判定することができる.
即ち、動作モードが通常モードに設定されている場合に
ミスマッチ信号入力端子9.10に加えられるξスマソ
チ信号が共にハイレベルになるということは、監視モー
ドで動作している他の2台のフォールトトレラントプロ
セッサと処理結果が異なることになるので、自フォール
トトレラントプロセッサlに異常が発生したと判定する
ことができる.また、動作モードが監視モードに設定さ
れている時にミスマソチ信号入力端子9.10に加えら
れるミスマッチ信号が共にローレベルで、ミスマッチ検
出部3から出力されるξスマフチ信号がハイレベルにな
るということは、通常モードで動作しているフォールト
トレラントプロセッサと監視モードで動作している他の
フォールトトレラントプロセッサの処理結果とが一致し
ている、即ち他の2台のフォールトトレラントプロセッ
サの処理結果が一致していることになるので、自フォー
!レトトレラントプロセッサ1に異常が発生したと判定
することができる.また、異常判定部4は上述したよう
にして異常通知信号をハイレベルにした場合は、バスフ
リーズ解除端子11を介して加えられるバスフリーズ解
除信号がハイレベルとなるまで、異常通知信号をハイレ
ベルに保持する. バスフリーズ制御部2は異常判定部4から出力される異
常通知信号がハイレベルにされ、オアゲート5の出力が
ハイレベルになることにより、或いはバスフリーズ端子
6に加えられるバスフリーズ信号がハイレベルとなり、
オアゲート5の出力がハイレベルとなることにより、制
御バス13データバス14及びアドレスバス15をフォ
ールトトレラントプロセッサ1から切り離す.第2図は
第1図に示した異常判定部4の構或例を示すブロンク図
であり、ゲート回路41.42と、モード設定端子8に
加えられるモード設定信号が通常モードを示している場
合はゲート回路4lの出力信号を選択し、監視モードを
示している場合はゲート回路42の出力信号を選択する
マルチブレクサ43と、マルチブレクサ43の出力信号
がハイレベルとなることによりセントされて異常通知端
子7に出力する異常通知信号をハイレベルにし、バスフ
リーズ解除端子11に加えられるバスフリーズ解除信号
がハイレベルとなることによりリセソトされて異常通知
信号をローレベルにするフリンプフロフブ44とから構
成されている.モード設定端子8に加えられているモー
ド設定信号により、動作モードが通常モードに設定され
ている場合は、マルチブレクサ43はゲート回路41の
出力信号を選択し、また、ミスマッチ検出部3はその出
力信号を常にローレベルにしているので、ミスマッチ信
号入力端子9.lOに加えられるミスマッチ信号が共に
ハイレベルの時、即ち監視モードで動作している他の2
台のフォールトトレラントプロセッサがミスマッチ信号
をハイレベルにした時、フリップフロップ44がセント
され、異常通知信号がハイレベルになる.また、モード
設定信号より動作モードが監視モードに設定されている
場合は、マルチブレクサ43はゲート回路42の出力信
号を選択するので、ミスマッチ信号人力端子9.10に
加えられているξスマソチ信号が共にローレベルで、ミ
スマッチ検出部3から出力されるミスマッチ信号がハイ
レベルの時、即ち現在通常モードになっているフォール
トトレラントプロセッサに対してミスマノチ信号をハイ
レベルにしたが、他の監視モードのフォールトトレラン
トプロセッサがミスマッチ信号をハイレベルにしなかっ
た時、クリップフロソブ44がセントされ、異常通知信
号が出力される. 第3図は本発明のフォールトトレラントブロセンサを用
いて構威した3重冗長構威のフォールトトレラントシス
テムの一例を示したブロック図である. フォールトトレラントプロセッサ1−1〜1−3は第1
図に示したフ,オールトトレラントプロセッサ1と同一
構戒を有するものであり、制御バス13,アドレスバス
14,データバス15にpin−to−pfn接続され
ている.各フォールトトレラントプロセッサ1−1〜1
−3のバスフリーズ端子6−1〜6−3,異常通知端子
7−1〜7−3及びモード設定端子8−l〜8〜3はモ
ード設定変更回路30に接続されている.また、フォー
ルトトレラントプロセッサ1−1のミスマッチ信号出力
端子12−1はフォールトトレラントプロセッサ1−2
.1−3のミスマッチ信号入力端子10−2.9−3に
接続され、フォールトトレラントプロセッサ1−2のミ
スマッチ信号出力端子12−2はフォールトトレラント
プロセッサ1〜1.1−3のミスマッチ信号入力端子9
−1.10−3に、フォールトトレラントブロセンサ1
−3のミスマッチ信号出力端子12−3はフォールトト
レラントプロセッサ1−1.1−2のξスマフチ信号人
力端子10−1.9−2に接続されている. フォールトトレラントプロセッサ1−1〜1−3の動作
モードはモード設定変更回路30からモード設定端子8
−1〜8−3に加えられるモード設定信号によって設定
されるものであり、今、例えば、フォールトトレラント
プロセッサ1−1が道常モード、フォールトトレラント
プロセッサエ−2.1−3が監視モードに設定されてい
るとす各フォールトトレラントプロセッサ1−1〜1−
3は前述したように、自フォールトトレラントプロセッ
サに異常が発生したと判断すると、異常通知端子7−1
〜7−3を介して出力する異常通知信号をハイレベルに
する.モード設定回路3oはフォールトトレラントプロ
セッサ1−1〜1−3から加えられる異常通知信号がハ
イレベルとなると、ハイレベルになった異常通知信号が
通常モードで動作しているフォールトトレラントブロセ
ンサからのものなのか否かを判断する.そして、遣常モ
ードで動作しているフォールトトレラントプロセッサ(
この例ではフォールトトレラントプロセッサ1−1)か
らの異常通知信号がハイレベルになったと判断した場合
は、モード設定変更回路30は各フォールトトレラント
プロセッサ11〜1−3のバスフリーズ端子6−1〜6
−3に加えるバスフリーズ信号をハイレベルにする.こ
れにより、監視モードで動作しているフォールトトレラ
ントプロセッサ1−2.1−3内のオアゲート5の出力
信号がハイレベルとなるので、フォールトトレラントプ
ロセッサ1−2.1−3は内部のバスフリーズ制御部2
により各バスI3,14、15から切り離される.尚、
異常通知信号をハイレベルにした通常モードで動作して
いるフォールトトレラントプロセッサ1−1は異常通知
信号をハイレベルにした時点でその内部のオアゲート5
の出力信号がハイレベルになるので、自動的に各バス1
3,14.15から切り離される.次いで、モード設定
変更回路30はフォールトトレラントプロセッサ1−2
.1−3のモード設定端子8−2.8−3にモード設定
信号を加え、一方を通常モードにし、他方を監視モード
にした後、各フォールトトレラントプロセッサ1−1〜
1−3のバスフリーズ端子6−1〜6−3に加えるバス
フリーズ信号をローレベルにする.これにより、フォー
ルトトレラントブロセンサ1−2.1−3内のオアゲー
ト5の出力信号がローレベルとなるので、フォールトト
レラントブロセンサ1−2.1−3は各バス13.14
.15に接続され、処理を続行する.しかし、異常通知
信号をハイレベルにしたフォールトトレラントプロセッ
サl−lはその内部のフリップフロップ44がセットさ
れたままであり、オアゲート5の出力信号がハイレベル
のままであるので、バスフリーズ信号がローレベルにな
っても、各バス13,14.15から切り離されたまま
である. また、監視モードで動作しているフォールトトレランl
・プロセッサ(この例ではフォールトトレラントブロセ
ノサ1−2或いは1−3)からの異常通知信号がハイレ
ベルになったと判断した場合は、異常通知信号をハイレ
ベルにしたフォールトトレラントプロセッサは自動的に
各バス13.14,15から切り離されており、また、
各バス13,14.15には通常モードのフォールトト
レラントプロセッサと監視モードのフォールトトレラン
トプロセッサが工合ずつ接続されているので、モード設
定変更回路30は何の処理も行なわない.上述したよう
に、フォールトトレラントブロセンサ1−1〜1−3の
内の1台に異常が発生した場合、2台のフォールトトレ
ラントプロセッサにより処理が続行されるが、再び3台
のフォールトトレラントプロセッサ1−1〜1−3によ
る処理を再開する場合には、各フォールトトレラントプ
ロセッサ1−1〜1−3のバスフリーズ解除端子1 1
−1〜1l−3の内の異常の発生したフォールトトレラ
ントプロセッサのバスフリーズ解除端子にハイレベルの
バスフリーズ解除信号を加え、モード設定変更回路30
を用いて各フォールトトレラントプロセッサのモードを
設定すれば良い.〔発明の効果) 以上説明したように、本発明は、他の2台のフォールト
トレラントプロセッサから出力されたミスマノチイ言号
と、自フォールトトレラントプロセッサの動作モードと
、自フォールトトレラントプロセッサ内のミスマッチ検
出部の検出結果とに基づいて自フォールトトレラントプ
ロセッサに異常が発生したか否かを判定する異常判定部
と、異常判定部により異常と発生された場合、フォール
トトレラントプロセッサをバスから切り離すバス制御部
とをフォールトトレラントブロセンサ内に設けたもので
あるので、3重冗長fllI或のフォールトトレラント
システムを非常にコンパクトに実現できる効果がある.
また、更に、異常判定部.バスフリーズ制御部がフォー
ルトトレラントブロセンサの内部に設けられており、外
部回路により異常の判定,切り離しを行なっていた従来
例に比較して信号の遅延時間を少ないものとすることが
できるので、ミスマソチ発生時の異常フォールトトレラ
ントプロセッサの判定及び切り離しを従来例に比較して
短いものとすることができる効果がある。
【図面の簡単な説明】
第l図は本発明の実施例のブロ゜ツク図、第2図は異常
判定部の4lI戒例を示すブロソク図及び、 第3図は本発明のフォールトトレラントブロセンサを用
いて構威した3重冗長構戒のフォールI・トレラントシ
ステムの構戒例を示すブロック図である.

Claims (1)

  1. 【特許請求の範囲】 通常モードと監視モードとの2つの動作モードが設定可
    能で、動作モードが監視モードに設定されることにより
    、通常モードで動作している他フォールトトレラントプ
    ロセッサの出力をチェックし、自フォールトトレラント
    プロセッサの処理結果と一致していない場合、ミスマッ
    チ信号を出力するミスマッチ検出部を備えたフォールト
    トレラントプロセッサに於いて、 他の2台のフォールトトレラントプロセッサから出力さ
    れたミスマッチ信号がそれぞれ入力される第1、第2の
    ミスマッチ信号入力端子と、該第1、第2のミスマッチ
    信号入力端子に入力されたミスマッチ信号と、自フォー
    ルトトレラントプロセッサの動作モードと、前記ミスマ
    ッチ検出部の出力とに基づいて自フォールトトレラント
    プロセッサに異常があるか否かを判定する異常判定部と
    、 該異常判定部で異常があると判定されることにより、自
    フォールトトレラントプロセッサをバスから切り離すバ
    スフリーズ制御部とを備えたことを特徴とするフォール
    トトレラントプロセッサ。
JP1164867A 1989-06-27 1989-06-27 フォールトトレラントプロセッサ Pending JPH0329033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1164867A JPH0329033A (ja) 1989-06-27 1989-06-27 フォールトトレラントプロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1164867A JPH0329033A (ja) 1989-06-27 1989-06-27 フォールトトレラントプロセッサ

Publications (1)

Publication Number Publication Date
JPH0329033A true JPH0329033A (ja) 1991-02-07

Family

ID=15801430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1164867A Pending JPH0329033A (ja) 1989-06-27 1989-06-27 フォールトトレラントプロセッサ

Country Status (1)

Country Link
JP (1) JPH0329033A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4716587B2 (ja) * 2001-02-26 2011-07-06 宣雄 杉野 額装品
US11788805B2 (en) 2015-01-16 2023-10-17 Hamilton Sundstrand Corporation Self-regulating heat exchanger

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4716587B2 (ja) * 2001-02-26 2011-07-06 宣雄 杉野 額装品
US11788805B2 (en) 2015-01-16 2023-10-17 Hamilton Sundstrand Corporation Self-regulating heat exchanger

Similar Documents

Publication Publication Date Title
JPH11143729A (ja) フォールトトレラントコンピュータ
JPH0329033A (ja) フォールトトレラントプロセッサ
JP2518517B2 (ja) 通信バス監視装置
JPH0755179Y2 (ja) 並列多重電子連動装置
JPS61134846A (ja) 電子計算機システム
JP3107104B2 (ja) 待機冗長方式
JPH09198270A (ja) 障害時自動切離し機能付二重化プロセッサシステム
JPH05241875A (ja) 冗長化cpuユニットの切り替え制御装置
JP3125864B2 (ja) 二重化システム
JP2946541B2 (ja) 二重化制御システム
KR0176085B1 (ko) 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법
JPH0588926A (ja) 監視制御系の自動切替回路
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
JPH04137144A (ja) データ処理装置
KR100220228B1 (ko) 이중화구조에 있어서 상태천이제어장치
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
JPS5838808B2 (ja) マルチプロセツサシステムにおけるデ−タ転送方式
JP3055906B2 (ja) 緊急動作方式
JPH0279130A (ja) 信号線駆動方式
JPS5897764A (ja) 多重化演算処理システムの制御方式
JPH0695903A (ja) 耐故障コンピュータシステム
JPH0380303A (ja) 二重化装置
JPH05289896A (ja) フォールトトレラントコンピュータ
JPH063919B2 (ja) 負荷制御システム
JPH05298136A (ja) 冗長化情報システムの立上げ方法